JPS6214908B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はビデオデイスクプレーヤのドロツプア
ウト消去装置に関するものである。

従来のビデオデイスクプレーヤのドロツプアウ
ト消去装置は、第１図に示すような構成である。
すなわち、同図において、１は入力FM信号、２
はFM復調器、３はFMキヤリヤ抑制用の低域フ
イルタ、４はデエンフアシス回路、５はドロツプ
アウト・キヤンセラ・スイツチ、６は再生ビデオ
信号、７は水平走査周期遅延回路、８はドロツプ
アウト検出器である。以下、その動作を第２図に
より説明する。同図において、ａは前述のデエン
フアシス回路４の入力ビデオ信号９の波形であ
る。同図のＴ_Hは水平走査周期で、約63.5μsecで
ある。また、１３は欠陥すなわちドロツプアウト
部である。次に、同図ｂはデエンフアシス回路４
の出力ビデオ信号１０の波形である。デエンフア
シス回路４によつて、高域周波数成分を減衰させ
ることにより元のビデオ信号が再生されるが、こ
れに付随して、ドロツプアウト部１３の波形は、
ドロツプアウト部１３′のなまつた波形に変化す
る。次に、同図ｃはドロツプアウト検出器８の出
力パルス１１の波形である。第１図のドロツプア
ウト・キヤンセラ・スイツチ５は、通常は図の上
側に閉じているが、波形ｃが高電位の期間だけ下
側に閉じ、これによつて、１水平走査周期だけ、
過去のビデオ信号で欠陥部を置き換える。次に、
第２図ｄはドロツプアウト・キヤンセラ・スイツ
チ５の出力として得られる再生ビデオ信号６の波
形である。この波形ｄからわかるように、再生ビ
デオ信号６には欠陥の残留痕跡１３″が残存して
いる。この残留痕跡１３″は、長さは約１μsec程
度であるが、再生モニタ画面で見ると約１cmの横
すじ状の妨害として認められ、画質を劣化させて
いた。以上の点が、ドロツプアウト消去装置にお
ける従来技術の問題点であつた。

本発明の目的は、上記した従来技術の問題点を
解消できるドロツプアウト消去装置を提供するに
ある。この目的を達成するため、本発明は、デエ
ンフアシス回路とプリエンフアシス回路とをドロ
ツプアウト・キヤンセラ・ループ内に設けること
により、上記したような残留痕跡の発生を最小限
に抑えることを要点とするものである。

以下、本発明の基本的な第１の実施例を第３図
により説明する。同図において、第１図と同一機
能の部分は同一番号で示し、その説明は省略す
る。なお、１２はデエンフアシス回路で、ドロツ
プアウト・キヤンセラ・スイツチ５の後に設けら
れている。また、１４はプリエンフアシス回路
で、デエンフアシス回路１２で減衰された高域周
波数成分を強調して元通りに回復するためのもの
である。換言すれば、ドロツプアウト・キヤンセ
ラ・ループの周波数対振幅特性を平担化するため
のものである。以下、動作を第４図により説明す
る。同図において、波形ａはFMキヤリヤ抑制用
の低域フイルタ３の出力９の波形で、１３の部分
が欠陥すなわちドロツプアウト部を表す。波形ｂ
はドロツプアウト検出器８の出力パルス１１の波
形である。この出力パルス１１の高電位部におい
てのみ、ドロツプアウト・キヤンセラ・スイツチ
５は図の下側に閉じる。また、同図の波形ｃはド
ロツプアウト・キヤンセラ・スイツチ５の出力１
５の波形である。この波形においては欠陥部の残
留痕跡が従来技術に比べて少ないが、これは、デ
エンフアシス回路１２の手前にドロツプアウト・
キヤンセラ・スイツチ５を設けたために、従来技
術における波形のなまりの影響が回避されたこと
によつている。同図の波形ｄはデエンフアシス回
路１２の出力として得られる再生ビデオ信号６′
の波形であるが、残留痕跡が大幅に低減されてい
ることがわかる。

以上が基本的な実施例であるが、次に変形につ
いて述べる。前述した基本実施例におけるデエン
フアシス回路の特性を２分して、その一方を従来
技術と同様にドロツプアウト・キヤンセラ・スイ
ツチ５の手前に、残りを後方にそれぞれ配置して
もよい。具体的には、デエンフアシス周波数特性
をＤ(f)とし、その一例を次式とする。

これを次の通り２分することができる。

そして、式(2)の右辺前半の因子の特性をドロツ
プアウト・キヤンセラ・スイツチ５の前方に、式
(2)の右辺後半の因子の特性を後方にそれぞれ配置
する。また、これに対応して、第３図に示したプ
リエンフアシス回路１４は、式(2)の右辺後半の因
子の逆数の特性とする。以上の変形例において
は、第４図に示した波形ｃ，ｄに相当するドロツ
プアウト・キヤンセラ・スイツチの出力および再
生ビデオ信号の波形における残留痕跡が、前述し
た基本的な第１の実施例に比べて若干増加する
が、従来技術の場合に比べれば、痕跡の長さを約
１／４に縮めることができ、大きな改善効果がある。

以上の変形の説明において、デエンフアシス回
路を少なくとも部分的に、ドロツプアウト・キヤ
ンセラ・スイツチ５の後方に配置すると述べたが
このドロツプアウト・キヤンセラ・スイツチと後
置のデエンフアシス回路とを一体化し、さらに、
プリエンフアシス回路１４を不要化することが可
能である。これを第２の実施例として、第５図に
より説明する。同図において、第３図と同一機能
の部分は同一番号で示し、その説明は省略する。
また、同図の４′は、前述した式(2)に関連したデ
エンフアシス特性の前置部分であり、これは基本
的な第１の実施例の場合と同じく削除してもよ
い。抵抗R₁，抵抗R₂，キヤパシタＣはデエンフ
アシス回路を構成し、その周波数特性をD₂(f)と
すれば、これは次式の通りである。

D₂(f)＝１＋ｊ２πＣ（Ｒ_１＋Ｒ_２）ｆ／１＋ｊ２π
ＣＲ_２ｆ……(3) 従つて、R₁，R₂，Ｃの値を適当に選定すれ
ば、任意のデエンフアシス特性を持たせ得ること
がわかる。ここで、プリエンフアシス回路を削除
できた理由は、第５図において、ドロツプアウ
ト・キヤンセラ・スイツチ５への入力補正信号
を、エミツタフオロアにより定電圧源化してある
ことに基づく。なお、従来技術、本案で共に用い
られているドロツプアウト・キヤンセラ・スイツ
チは、Ｃ―MOS IC技術によるアナログスイツチ
として廉価に入手可能なものである。

最後に、デエンフアシス回路の配置の問題につ
いて述べる。第１図において、デエンフアシス回
路４をドロツプアウト・キヤンセラ・ループより
も後方、すなわち再生ビデオ信号６を水平走査周
期遅延回路７へ分岐する点よりもさらに後方に、
独立して配置することも考えられるが、これは次
に述べる欠点があるために好ましくない。すなわ
ち、デエンフアシス回路をドロツプアウト・キヤ
ンセラ・ループよりも後置すると、水平走査周期
遅延回路７への入力信号中の高域周波数成分は、
強調された状態のままであるために大振幅とな
り、そのため、ドロツプアウト・キヤンセラ・ル
ープ内において、水平走査周期遅延回路７および
付随増幅器のダイナミツクレンジ上の制約によつ
て飽和歪み等を発生しやすい。他方、この歪みを
避けようとして、小信号レベルで伝達すると、周
囲温度の変化等による直流レベルの変動がドロツ
プアウト・キヤンセラ・スイツチ５の入力直流電
圧相互間の偏差をもたらし、所期のドロツプアウ
ト・キヤンセラ動作を果たし得なくなるからであ
る。従つて、デエンフアシス回路をドロツプアウ
ト・キヤンセラ・ループより後置する構成には欠
点があるが、本発明はこの欠点をも回避し得たも
のである。

前述のように、本発明によれば、ドロツプアウ
ト消去装置において、従来技術で問題とされてい
たドロツプアウト消去回路動作時の残留痕跡の長
さを約１／４以下に縮減できるので、再生モニタ上の 再生画像の画質を向上する効果は大であり、しか
も、その構成は従来技術に比べてほとんど価格増
加なしに実現できるので、工業上の価値は高い。

【図面の簡単な説明】

第１図は従来技術によるドロツプアウト消去装
置の構成を示す説明図、第２図は第１図の装置の
動作を説明するための波形図、第３図は本発明に
よるドロツプアウト消去装置の第１の実施例の構
成を示す説明図、第４図は第３図の装置の動作を
説明するための波形図、第５図は本発明の第２の
実施例の構成を示す説明図である。 符号の説明、１……入力FM信号、２……FM
復調器、３……低域フイルタ、４，４′……デエ
ンフアシス回路、５……ドロツプアウト・キヤン
セラ・スイツチ、６，６′……再生ビデオ信号、
７……水平走査周期遅延回路、８……ドロツプア
ウト検出器、１２……デエンフアシス回路、１
３，１３′……ドロツプアウト部、１３″……残留
痕跡、１４……プリエンフアシス回路。

Claims (1)

【特許請求の範囲】
1. １ 画像信号再生装置の、ドロツプアウト検出
   器、ドロツプアウト消去スイツチおよび水平走査
   周期遅延回路を含んでなるドロツプアウト消去装
   置において、映像デエンフアシス回路の特性の少
   なくとも一部を分担するデエンフアシス回路を、
   ドロツプアウト消去スイツチの出力端子と水平走
   査周期遅延回路の入力端子との間に挿入し、かつ
   ドロツプアウト消去回路のループの周波数対振幅
   特性を実質的に平坦化したことを特徴とするドロ
   ツプアウト消去装置。