JPS62149196A - 多層配線板の製法 - Google Patents

多層配線板の製法

Info

Publication number
JPS62149196A
JPS62149196A JP29614885A JP29614885A JPS62149196A JP S62149196 A JPS62149196 A JP S62149196A JP 29614885 A JP29614885 A JP 29614885A JP 29614885 A JP29614885 A JP 29614885A JP S62149196 A JPS62149196 A JP S62149196A
Authority
JP
Japan
Prior art keywords
copper
wiring board
plating
ceramic
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29614885A
Other languages
English (en)
Inventor
悟 小川
吉沢 出
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP29614885A priority Critical patent/JPS62149196A/ja
Publication of JPS62149196A publication Critical patent/JPS62149196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子材料として用いられる、銅張りセラミッ
クス多層配線板の製造技術の分野に属する。
〔背景技術〕
セラミックス基板上に、導体層と絶縁層が、交互に存在
し、導体層同士の接続は、スルホール、ピアホールによ
りなされる。セラミックス多層配線板の導体材料は、従
来、導体ペーストが主に用いられてきた。
その導体ペーストとしては、次のようなものがある。
■ W(タングステン)/Mo(モリブデン)ペース 
ト。
このものは配線抵抗が高く、焼成温度も非常に高いとい
う欠点がある。
■ 貴金属ペースト。
主にAg(銀)、Ag/Pd(パラジウム)。
Au(金)のペーストが使用される。
これらは焼成温度は低いものの、価格が高いという欠点
がある。また、Ag系のものは、マイグレーションを起
こしやすいという欠点がある。
■ 銅ペースト。
このものは焼成温度は、低く、また配線抵抗は低いもの
の、窒素中での焼成が必要である。また、まだ一般的に
は使用されてないため、貴金属ペーストよりは価格が安
いものの、まだまだ高価である。
こういった導体材料を用い、多層板を製造する場合には
、セラミックス基板の上に導体層を製造する方法は、セ
ラミックス基板の上に導体層を印刷焼成し、次に、絶縁
層を印刷、焼成する方法が一般的である。このほか、セ
ラミックス基板のグリーンシートに導体層を印刷し、そ
れらを重ね、同時に焼成する方法も知られている。
また、セラミックス基板上に、導体層と絶縁層とを交互
に印刷し、一度に焼成する方法もある。
しかし、これらの方法は変形、われ等の不良が発生しや
すく、したがって価格は割高となる。
導体材料として、メッキにより形成される銅は、不純物
を含まないため配線抵抗は、はとんど、純銅に近いくら
い低く、また、材料自体の価格も非常に安いという利点
を持っている。
こういった利点を持った、メッキ銅が多層板の製造のた
めに応用できるならば非常に好都合である。
そこでまず、表面粗化されたセラミックス基板上に、化
学メッキ、ついで電気メツキ処理を行ない、さらにエツ
チング加工を施こし回路パターンを作成した。なお、回
路形成はメッキ法に限定されるものではない。
つぎに、このセラミックス回路板の導体層の上に、絶縁
層として、市販のオーバーコート用ガラスペーストを7
00℃で焼付けた。さらに、絶縁層上に、化学メッキ、
電気メツキ処理を行なったところ、銅メッキ膜の密着力
は、非常に小さく、すぐはがれるという問題が生じた。
そこで、オーバコート用ガラスペーストに、Al2O2
の粉体(粒径5へ10μm)を混合したものを用いて、
セラミックス回路板に焼付け、絶縁層上に、細かい凹凸
を形成したところ、はぼ、満足できる密着力(1kg/
cm)を得ることができることを知った。さらに、この
導体層の上に同じ絶縁層を焼付け、ついでメッキ処理を
行なうことをくり返すことにより所望の多層板を得るこ
とができることを見出した。
〔発明の目的〕
配線抵抗の低く、密着力のあるメッキ銅を導体層、また
、眉間絶縁性の高い銅張りセラミックス多層配線板を提
供することを目的とする。
〔発明の開示〕
本発明はセラミックス製配線板を用意し、この導体層の
上に絶縁層として、ガラス粉末とセラミックス粉体及び
有機バインダーを混合してペースト状にしたものを塗布
し、窒素雰囲気中で焼成した後、その表面上に、メッキ
処理により電気回路パターンを形成することを特徴とす
る多層配線板の製法を提供するものである。以下、本発
明の詳細な説明する。
導体材料として、メッキにより形成される銅は、不純物
を含まないため配線抵抗は、はとんど、純銅に近いくら
い低く、また、材料自体の価格も非常に安いという利点
を持っている。
こういった利点を持った、メッキ銅が多層板の製造のた
めに応用できるならば非常に好都合である。
そこでまず、表面粗化されたセラミックス基板上に、化
学メッキ、ついで電気メツキ処理を行ない、さらにエツ
チング加工を施こし回路パターンを作成した。なお、回
路形成はメッキ法に限定されるものではない。
つぎに、このセラミックス回路板の導体層の上に、絶縁
層として、市販のオーバーコート用ガラスペーストを7
00℃で焼付けた。さらに、絶縁層上に、化学メッキ、
電気メツキ処理を行なったところ、銅メッキ膜の密着力
は、非常に小さく、すぐはがれるという問題が生じた。
そこで、オーバコート用ガラスペーストに、Al2O2
の粉体(粒径5へ10μm)を混合したものを用いて、
セラミックス回路板に焼付け、絶縁層上に、細かい凹凸
を形成したところ、はぼ、満足できる密着力(lkir
/c+n)を得ることができることを知った。さらに、
この導体層の上に同じ絶縁層を焼付け、つ−いでメッキ
処理を行なうことをくり返すことにより所望の多層板を
得ることができることを見出した。
つぎに本発明を、第1図のプロセスチャートに基づいて
、さらに詳しく説明する。
■ セラミックス配線板を用意する。
セラミックス配線板としては、たとえば表面粗化した基
板上に銅メツキ処理及び、エツチング加工により回路形
成された基板が用いられる。
なお、メッキ法以外で、回路形成が行なわれている基板
(たとえば、ペースト法で、回路形成されたもの)も使
用できる。
■ ガラスペーストの塗布、焼付け。
ガラスペーストとしては、オーバーコート用ガラスペー
ストにセラミックス粉体たとえば、Af203 (粒径
5〜10μm)を30〜50wt%混合したものを用い
る。
オーバーコート用ガラスは焼付は温度が、基本的には、
銅の融点(1083°C)までのものならかまわないが
、700℃前後で焼付可能のものが好ましく、たとえば
、S i 02−B203−B 1203、ZnO−3
i02−B203系等のガラスを用いる。
ガラスペースト塗布は、スクリーン印刷等により行ない
、焼付後の厚みが40μm程度となるよう調整する。
ガラスペーストの焼付けは、tlMIWiの酸化を防止
するため、窒素雰囲気中で行なうのが好ましい。
こうして絶縁層表面に細かい凹凸が形成される。
■ つぎに、公知の方法によりメッキ処理、エツチング
加工により第2層目の回路形成を行なう。
同時に、ピアホール部へのメッキ処理も行なう。
なおたとえば、回路形成はつぎのようにして行なう。
まず絶縁層全面に、鋭敏化−活性化処理を施こした後、
化学メッキ処理及び、電気メッキにより、所望の厚みま
で、銅の厚付けを行なう。つぎに、エツチングレジスト
をスクリーン印刷し、エツチング加工を行ない、所望の
パターンを得る。最後にレジストを除去して多層配線板
を得る。
この場合、化学銅メッキを併用してもかまわない。
さらに、多層を行なう場合には、ガラスペーストの焼付
けおよびメッキ処理をくりかえせばよい。
〈実施例1〉 表面粗化した96%純度Al2O3基板上に化学メッキ
、電気メッキにより、35μmの銅層が形成されたセラ
ミックス銅張板を用意し、これをエツチング加工して第
1層目の回路パターン状の導体層を形成した。
次に、焼成温度700℃を持つ市販の5i02−B20
3−B i203系オーバーコート用ガラスペーストに
、平均粒径5〜10μmのA2203を3Qwt%加え
混合し、ガラスペーストを得た。
このガラスペーストを、導体層上にスクリーン印刷し、
窒素雰囲気中、700℃で焼成した。絶縁層表面には、
細かい凹凸が形成され、絶縁層の厚みは40μmであっ
た。
つぎに、第2層目の導体層の形成を行なった。
絶縁層表面に、鋭敏化−活性化処理を行ない全面に化学
メッキを行ない、さらに電気メツキ処理を施こし、厚さ
が35μmの銅層を得た。同時にピアホールの接続も行
なった。
エツチングレジストをスクリーン印刷し、エツチング加
工により、所望の回路パターンを形成し最後に、レジス
トを除去して銅張りセラミックス多層板を得た。なお、
第2層の銅膜の密着力は1kg / cnであった・ 〈実施例2〉 実施例1で得られた。多層板に、さらに、実施例1と同
様の方法を用いて、ガラスペーストの焼付及びメッキ処
理による回路形成を行ない、3層の銅張りセラミックス
多層配線板を作成した。最上層の銅膜の密着力は1.1
kg/cmであった。
〈実施例3〉 セラミックス配線板として、銅ペーストで回路を形成し
たものを用い、実施例1と同様の実験を行ない、同様の
性能の銅張りセラミックス多層配線板を得た。
〈実施例4〉 実施例3で得られた。多層板に、さらに、実施例1と同
様の実験を行ない、3層の銅張りセラミックス多層配線
板を作成した。性能は実施例1と同様であった。
〈実施例5〉 実施例1と同様の実験を行なった。ただし、第2層目の
導体層の形成は厚付は化学銅メッキのみにより行ない、
厚さ10μmの導体層を形成した。性能は実施例1と同
様であった。
〈比較例1〉 実施例1において、セラミックス粉体を混合しないオー
バーコート用ガラスを絶縁層として焼付けし、その上に
、同様のメッキ処理を行なったところ、密着力は、0.
2kg/amであった。
〈比較例2〉 比較例1で得られた絶縁層をHFで、軽くエツチングし
、つぎに実施例1と同じメッキ処理を行なったところ、
密着力は、0.5kg/cmであった。
〔発明の効果〕
本発明により、配線抵抗が低く、また、密着力のあるメ
ッキ銅を導体材料とする、銅張りセラミックス多層配線
板が得られた。また、絶縁層にガラスを用いているため
、眉間絶縁性の向上が認められた。
【図面の簡単な説明】
第1図は、銅張りセラミックス多層配線板の製造プロセ
スを示す図である。

Claims (1)

    【特許請求の範囲】
  1. (1)セラミックス製配線板を用意し、この導体層の上
    に絶縁層として、ガラス粉末とセラミックス粉体及び有
    機バインダーを混合してペースト状にしたものを塗布し
    、窒素雰囲気中で焼成した後、その表面上に、メッキ処
    理により電気回路パターンを形成することを特徴とする
    多層配線板の製法。
JP29614885A 1985-12-23 1985-12-23 多層配線板の製法 Pending JPS62149196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29614885A JPS62149196A (ja) 1985-12-23 1985-12-23 多層配線板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29614885A JPS62149196A (ja) 1985-12-23 1985-12-23 多層配線板の製法

Publications (1)

Publication Number Publication Date
JPS62149196A true JPS62149196A (ja) 1987-07-03

Family

ID=17829770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29614885A Pending JPS62149196A (ja) 1985-12-23 1985-12-23 多層配線板の製法

Country Status (1)

Country Link
JP (1) JPS62149196A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154079A (en) * 1978-05-25 1979-12-04 Fujitsu Ltd Method of producing multiilayer circuit board
JPS55123196A (en) * 1979-03-15 1980-09-22 Fujitsu Ltd Method of manufacturing ceramic multilayer circuit substrate
JPS58156552A (ja) * 1982-03-11 1983-09-17 Nec Corp 絶縁性セラミツクペ−スト用無機組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154079A (en) * 1978-05-25 1979-12-04 Fujitsu Ltd Method of producing multiilayer circuit board
JPS55123196A (en) * 1979-03-15 1980-09-22 Fujitsu Ltd Method of manufacturing ceramic multilayer circuit substrate
JPS58156552A (ja) * 1982-03-11 1983-09-17 Nec Corp 絶縁性セラミツクペ−スト用無機組成物

Similar Documents

Publication Publication Date Title
JPS5852900A (ja) セラミツク多層配線板の製造方法
JPH05235497A (ja) 銅導電性ペースト
JPS62149196A (ja) 多層配線板の製法
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
JPH11224984A (ja) セラミック多層基板の製造方法
JPH0237117B2 (ja) Kibannidodenkairookeiseisuruhoho
JP2816742B2 (ja) 回路基板
JPS63257107A (ja) メタライズ組成物
JPS61140195A (ja) セラミツク配線基板の製法
JPH0227832B2 (ja) Seramitsukusukiban
JPS6373593A (ja) セラミツク多層配線板の製造法
JPH0891969A (ja) セラミック基材へのNiメタライズ法
JP2760542B2 (ja) セラミック回路基板の製造方法
JPS62193102A (ja) セラミツク配線基板の製法
JPS605238B2 (ja) 配線基板の製造方法
JPH0554718B2 (ja)
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPS63186495A (ja) 回路基板の製造方法
JPS61270890A (ja) セラミツク配線基板の製法
JPH05343851A (ja) 多層セラミック基板の製造方法
JPS6029240B2 (ja) セラミック回路基板の製法
JPS59167094A (ja) 回路基板の製法
JPS62205692A (ja) セラミツク多層配線基板の製造方法
JPS58186996A (ja) 多層回路基板の製造方法
JPH0424990A (ja) セラミックス基板の回路形成方法