JPS62149236A - デ−タ通信方法および通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、パケット交換回路網と、複数のユーザー回
路と、前記パケット交換回路網と前記複数のユーザー回
路の１以上のものとの間にそれぞれ結合された複数の送
信・受信回路とを具備し、発信側の送信・受信回路の各
送信回路は発信側ユーザー回路から受信されたパケット
を前記回路網上に送信することが可能であり、送り先側
のユーザー回路に結合された送り先側の送信・受信回路
の各受信回路は受信されたパケットに遅延を与えるタイ
ミング回路を備えているデータ通信システムに関するも
のである。

［従来の技術］ そのようなシステムはすでに文献（例えばＩ　Ｅ　Ｅ　
Ｅ　　Ｔ　ｒａｎｓａｃｔｉｏｎｓ　ｏｎ　　Ｃｏｍａ
＋ｕｎｉｃａｔｉｏｎｓ　。

Ｖｏｌ、　　Ｃｏｗ、　　２Ｂ、　　Ｎｏ　、　　２　
、　１９８１）年２月、　　ｐｐ２１７〜２２７）に記
載されている。

この従来の文献に記載されているデータ通信システムで
は、送信機は発信元のユーザー回路中で発生された通話
音声からデータパケットを生成している。これらの通話
音声は沈黙期間で分離されているので、異なった一連の
データパケットの一組が生成される。この従来のシステ
ムの第１の実例においては、パケットか回路網中で受け
る遅延についての情報は集められず、受信回路中のクロ
ックは送信回路中のクロックによって設定され、時間間
隔は一連の各最初のパケットの受信後の上記遅延に等し
い。回路網遅延はランダムな値であるから、最悪の場合
、すなわち一連の中の最初のパケットにより受けた回路
網遅延が非常に小さい時、一連の中のそれに続く１以上
のパケットは同時に受信回路に到着しない。何故ならば
回路網においてそれらは過大な遅延を受けるからである
。

これらのパケットのそれぞれに対して、送り先側のユー
ザー回路に供給する前にそれが完全に受信されるまで待
つことになる。したがってこれらのパケットのそれぞれ
は追加的な可変遅延を受け、それはシステムの動作品質
に悪影響を及ぼす。最悪の場合には、最大の回路網遅延
はそのセット次のものから考えて一連のものを分離して
いる時間間隔よりも大きくなる場合には、いくつかのビ
ットか失われることは明白である。前記文献では、その
ような最悪の場合については検討されていない。恐らく
、品質の体かは音声の場合には許容できるものであり、
特にふたつの連続的な一連のパケット間のそれぞれの平
均期間葉上記文献に記載されているようにこの一連のそ
れぞれの期間に等しいので、そのような最悪の場合の発
生は疑わしいと考えているからであると思われる。また
、それはパケットの比較的小さい対応する一連のものの
品質に影響するだけであり、他のものには影響しない。

しかしながら、一連のパケットが比較的長い場合、およ
びデータの特性が知られていない場合、すなわち音声、
ビデオ、または他のデータまたはそれらの混合からなる
連続ビット流によって構成されている場合には異なって
くる。事実、その場合には、それらのビットは高い重要
性を有し、品質の低下は一連の全部のパケットに及ぶか
ら、ビットの損失は許容されない。

［発明の解決すべき問題点コ この発明の目的は、上記のような形式のデータ通信シス
テムであるが、送信されたデータの特性およびその長さ
に関係なく良好な動作品質を有するデータ通信システム
を提供することである。

［問題点解決のための手段］ この発明によれば、この目的は、遅延が予め定められた
確率による遅延されたパケット中のエラーが常に予め定
められた値よりも小さくなるように選択されていること
によって達成される。

このようにしてシステムの所望された動作品質は確保さ
れる。

この発明はまた、パケット交換回路網と、ＩＭのユーザ
ー回路と、クロック装置を具備し前記バケット交換回路
網と前記複数のユーザー回路の１以」二のものとの間に
それぞれ結合された複数の送信・受信回路とを具備し、
発信側の送信・受信回路の各送信回路は送信クロック位
置情報を含んでいるパケットを前記回路網上に送信する
ことか可能であり、送り先側の送信・受信回路の各受信
回路は前記パケットと共に受信されたクロック情報の関
数としてそのクロックを送信クロックと同期させること
ができるように構成されているデータ通信システムに関
する。

このようなデータ通信システムもまた前記文献に記載さ
れている。それにおいては送信クロック位置情報はデー
タパケット中に含まれ、それ故そのクロックが送信クロ
ックと同期されるときデータビットは受信装置中で失わ
れる可能性がある。

この発明の別の目的は、上記した形式のデータ通信シス
テムであるが、このような欠点を有しないデータ通信シ
ステムを提供することである。

この発明によれば、この目的は、パケットの最後のもの
が同期後前記送り先側のユーザー回路に供給されるデー
タを含んでいることによって達成される。

したかつて、クロックの同期中にデータビットの失われ
る危険はない。

上述の、およびその他のこの発明の目的および特徴は添
附図面を参照にした以下のな実施例の説明により明らか
にされるであろう。

［実施例コ 第１図には、パケット交換回路網ＰＳＮを備えたデータ
通信システムが示されており、このパケット交換回路網
ＰＳＮに複数のユーザー回路ＵＣのそれぞれが送信・受
信回路５ＥＮＤ／ＲＥＣ。

バスＳＭＢおよび回路網アクセスインターフェイス回路
ＮＡＩを介して結合されている。

送信・受信回路５ＥＮＤ／ＲＥＣは送信回路５ＥＮＤ、
受信回路ＲＥＣおよび共同するクロック装置ＣＬを備え
た共通のコンピュータＣＣを備えている。このコンピュ
ータＣＣは送信、受信両回路を制御し、クロック装置Ｃ
Ｌは図示されていないがシステムの各回路に接続されて
いる。

送信回路５ＥＮＤはパケット化回路ＰＡおよび交換メモ
リＥＭＩを備え、この交換メモリＥＭＩはユーザー回路
ＵＣの出力とバスＳＭＢとの間に縦続に接続され、コン
ピュータＣＣにより制御される。受信回路ＲＥＣは交換
メモリＥＭ２、太きさくサイズ）Ｔｒのバッファ装Ｈｚ
　Ｂ　Ｕ　、パケット認識回路ＰＲＣ，タイミング回路
ＴＣ，パケットサーチ回路ｐｓｃ、およびデパケット化
回路ＤＰＡを備え、このデパケット化回路ＤＰＡは交換
メモリＥＭ２と共にコンピュータＣＣにより制御される
。交換メモリＥＭ２、バッファ装、１　Ｂ　ｇ１デパケ
ット化回路ＤＰＡはバスＳＭＢとユーザー回路ＵＣの入
力との間に縦続に接続され、交換メモリＥＭ２、パケッ
ト認識回路ＰＲＣ，タイミング回路ＴＣはバスＳＭＢと
パケットサーチ回路ＰＳＣの入力との間に縦続に接続さ
れている。パケットサーチ回路ＰＳＣの出力はバッファ
装置ＢＵおよびタイミング回路ＴＣをそれぞれ制御する
。

ユーザー回路ＵＣはコンピュータＣＣにアドレス情報を
提供し、音声、ビデオ、または他のデータまたはそれら
の混合によって構成された連続的ビット流を発生および
受信することができる。このビット流はＢビット／秒、
例えば２Ｍビット／秒のビット速度を有し、スタート符
号で開始する。

ビット流の内容はシステムの動作に対しては重要ではな
い。

回路網アクセスインターフェイス回路ＮＡＩは回路網Ｐ
ＳＮのアクセス、バスＳＭＢを介するメモリＥＭＩから
回路網ＰＳＮへのデータの伝送、バスＳＭＢを介する回
路網ＰＳＮからメモリＥＭ２へのデータの伝送を制御す
る。交換回路網ＰＳＮ中におけるデータの伝送は例えば
トークン過程を使用して行われる。

上記のシステムは次のように動作する。第１図および第
２図を参照して説明する。

発信元のユーザー回路ＵＣがデータの連続ビット流を送
り先側のユーザー回路に伝送したいとき、それはこの送
り先のアドレスを共通のコンピュータＣＣに通知し、そ
のアドレスはこのコンピュータＣＣのコンピュータメモ
リ（図示せず）中に蓄積される。コンピュータＣＣはそ
れからユーザー回路ＵＣにＢビット／秒の速度でデータ
の連続ビット流の伝送を介しすることを通報する。

パケット化回路ＰＡにおいては、このビット流は長さＬ
または継続時間Ｔｌ−Ｌ／ＢのパケットＤＰＯ，ＤＰＩ
、・・・、ＤＰｋ等に分割され、これらのパケットは交
換メモリＥＭＩに供給される。

それにおいてコンピュータＣＣは各パケットに送り先ユ
ーザー回路のアドレスと直列パケット番号とを含むヘッ
ダーを追加し、この直列パケット番号は送信クロックの
位置の関数である。例えば、各パケッ１−ＤＰｋ　　（
ｋ　−０、ｌ　、・・・）の直列番号はクロックの−ｋ
に対応するｋによって示される。

そのような各パケットは交換回路網上を交換メモリＥＭ
Ｉからインターフェイス回路ＮＡＩの制御下にバスＳＭ
Ｂを介して転送される。

そのようなパケットのアドレスが送り先のインターフェ
イス回路ＮＡＩにより認識されたとき、このパケットは
インターフェイス回路ＮＡＩの制御下にバスＳＭＢによ
り交換メモリＥＭ２に転送される。回路網ＰＳＮは推計
特性を有しているので、各パケットＤＰＯ、ＤＰＩ　、
・・・ＤＰｋに対してそれぞれルｔｏ、　Ｌｌ、・・・
ｔｋに等しいランダムな遅延後にメモリＥＭＺ中に到達
する。その結果パケットはＥＭ２に正しい順序またはそ
うではなく到着する。コンピュータＣＣの制御下にこれ
らのパケットはそれからバッファ装置ＢＵ中に蓄積され
、パケット認識回路ＰＲＣに供給される。パケット認識
回路ＰＲＣ中でにおいて最初のパケットＤＰＯの到着は
このパケットのヘッダー中の符号化された順番番号０か
ら検出される。これが生じると、パケット認識回路ＰＲ
Ｃはタイミング回路ＴＣをスタートさせ、それはＴｌｌ
１をカウントした後パケットサーチ回路ＰＳＣを付勢す
る。このパケットサーチ回路ＰＳＣはバッファ装置ＢＵ
中で第１のパケフトＤＰＯをサーチし、それをクロック
時点０　′にデパケット化回路ＤＰＡに転送する。パケ
ットサーチ回路ＰＳＣはまたタイミング回路ＴＣを再び
スタートさせ、このタイミング回路ＴＣは時間Ｔ１クロ
ック時点１′）をカウントした後再びパケットサーチ回
路ＰＳＣを付勢する。パケットサーチ回路ＰＳＣはそれ
からバッファ装置ＢＵ中で第２のパケットＤＰＬをサー
チし、そのバッファされた部分をデパケット化回路ＤＰ
Ａに転送する。パケットＤＰＩがクロック時点１−に利
用されなかった場合には、それはその後破棄される。

後続する全てのパケットＤＰ２・・・はパケットＤＰＩ
と同様に処理される。

上記のことから、第１のパケットは全体の遅延Ｔ２＝ｔ
Ｏ＋Ｔｍを与えられ、それに後続する全てのパケットＤ
ＰＬ・・・は同じ遅延を与えられることか分る。しかし
ながら、バッファ装置ＢＵにおいてはパケットは最大が
時間ｔ１を位で表わされるバッファサイズＴｒに等しい
もつと長い時間蓄積されることは明白である。

遅延Ｔａ＋は乱雑な回路網遅延の影響をスムースにする
ために導入されるものである。何故ならば、そのような
乱雑な遅延は送り先のユーザー回路の入力において許容
されることができず、特に品質の点でビデオまたは音声
に関する場合に許容することができない。

以下節１のパケットＤＰＯの遅延Ｔの上記値Ｔｍおよび
時間単位で表わされたバッファサイズＴｒがどのように
選択されるか説明する。

Ｔ２　＝ｔ０＋Ｔ・・・・・・・・・　（１）を第１の
パケットＤＰＯによって受ける全体の遅延、Ｐ　（ｔ）
を回路網中のパケットの遅延の累積確率関数とし、ｐ　
（ｔ）をｐ　（ｔ）の確率密度関数とし、パケットＤＰ
ｋに対しては、 ｔｋ≦Ｔ２　の状態が生じているとする。

この場合にパケットＤＰｋは同時に送り先受信装置に到
着し、したがってそこで完全に使用することができる。

これは確率Ｐ（Ｔ２）で生じる。

ここで、 Ｔ２　　＜ｔｋ＜Ｔ２　　＋ＴＬ この場合に、パケッＩ−Ｄ　Ｐ　ｋの第１の部分（ｉピ
ッｌ−）の到着は遅過ぎ、一方その第２の部分（Ｌ−ｉ
ビット）は次のパケットのクロック時点の前に同時に到
着する。もしも、 Ｔ２　＋　（ｉ−１）　／Ｂ＜ｔｋｓＴ２　＋ｉ／Ｂで
あれば、このパケットのＬ−ｉビットだけが送り先受信
装置で使用できる。

ここで、ｉは１とＬ−１との間で変化する。

これは次の式で与えられる確率で生じる。

Ｐ１＝Ｐ　　（Ｔ２　　＋ｉ／Ｂ）　　−Ｐ　　　［Ｔ
２　　−　　　（ｉ−１）　　／Ｂ　　コ　　・・・　
　（２）ミスしたｉビットはダミー符号により置換され
ることに注意されたい。

ｔｋ≧Ｔ２　＋Ｔｌ この場合には、全部のパケットＤＰｋは同時に到着せず
、廃棄されなければならない。これは次の確率で生じる
。

Ｐ２−１−Ｐ　（Ｔｌ　＋７２　）・・・・・・（３）
上記のことから、送り先受信装置で使用され、Ｔ２に依
存することからＬ（Ｔ２）と呼ばれる平均パケット長は
次式で与えられる。

Ｌ（Ｔ２）糟 または（２）式によって、 多くのパケット回路網中で経験された遅延の良好なモデ
ルである確率関数は、ｋ係数（次式中のｔのベキ数）が
１に等しいガンマ分布である。この場合には、 ｔ≧０に対しては、 ｐ　　（ｔ）＝ｑ２　・ｔ”ｅ−”　　・・・（６）お
よびｔ≧０に対して、 ｐ（ｔ）　−１−ｅ−ｑＬ−ｑ　ｔ　ｅ−ｑＬ−（７）
ここで、２／ｑは回路網の平均遅延である。

（５）式はしたがって次のように記載できる。

ｔ≧０に対しては、 Ｌ　（Ｔ２　）−Ｌ−ｅ＝””（Ｍ＋Ｎ＋ＭＱＴ２　）
・・・（８） Ｔ２の値はビットエラー率ＢＥＲが最大でＡに等しく、
或いは最少品質１−Ａが得られるように決定される。ビ
ットエラー率ＢＥＲ単一のエラーまたはミスピットを表
わすビット数の逆数である。

これはＴ２が少なくとも次式を満足する最少値ををする
ときに生じる。

［Ｌ−Ｌ　（Ｔｍ　）　］　／Ｌ≦Ａ・・・・・・（１
１）或いは（８）式により ｅ−９”＋ｌｌ（Ｍ　＋　Ｎ　＋　Ｍ−ｑ−Ｔ　２　）
≦Ｌ−Ａ・・・・・・（１２）例えば、Ａ−１０４、Ｌ
−５０００ビツト、１　／　Ｑ　−２５０マイクロ秒、
Ｂ−２メガビット／秒とすると、Ｔｆｆｌは３．５７ミ
リ秒に等しいことが認められた。

式（１）のため、および回路網中の第１のパケットの遅
延が未知であるためにＴ２はランダムに変化し、そのた
めｔｏの全ての値に対してＴ２をＴｍに等しくすること
は不可能である。しかしながら、１０がガンマ分布の場
合における０に等しい（理論的に）最少値を有するとき
でさえも、Ｔ２はＴｆｆｌに等しくなければならない。

この理由で、Ｔの値はＴｍに等しく選択され、それ故、
次式のとおりである。

Ｔ２−　ＬＯ＋　Ｔｍ　−−＝　（１３）第１のパケッ
トの遅延ｔｏが大きいので、第１のパケットの後で送信
されたパケットは第１のパケットの前に受信される。そ
のようなパケットを無拘束にしないために、第１のパケ
ットＤＰＯがＤＰＡに供給されるまで一時的にバッファ
装置ＢＵ（第１図）中に蓄積されなければならず、この
ためにバッファ装置ＢＵのサイズ（時間的に）ＴｒはＴ
２に等しくなければならない。しかじながら、すでに説
明したようにＴ２はランダムに変化するから、バッファ
装置ＢＵは、ＴｒがＴ２に等しいか、それよりも大きい
ままである（それ散失われるパケットがない）確率が予
め定められた値Ｑを有するように遅延時間Ｔｒに対応す
る最大のサイズを与えられる。Ｑは可能な限り１に近く
、次式で与えられる。

Ｑ−Ｐ（Ｔｒ≧Ｔ２）　　・・・・・・（１４）または
、 Ｑ−Ｐ（１０≦Ｔｒ−Ｔ１１）　　・・・・・・（１５
）υ 式（６）により与えられた確率密度関数に対し・・・・
・・（１７） 例えば上記計算により、Ｑ　−０、９９９９９９および
Ｔ　ｍ　−３，５７ミリ秒のときＴｒ−７，７５ミリ秒
が得られる。

もつと小さいＱに対しては、Ｔｒの値は非常に急速に減
少し、例えばＱ　−０，９９９のとき５．８９　ミリ秒
に等しい。

前記第１の実施例においては、遅延Ｔ２は、第１のパケ
ットＤＰＯが受ける回路網遅延の知識を有することなく
決定されている。

第３図に示されたこの発明のシステムの第２の実施例に
おいては、回路網遅延に対する概算アルゴリズムが使用
され、この遅延の最少は考えられているガンマ分布の場
合にはゼロ（理論的に）である。このアルゴリズムは前
記文献中に記載され、送信クロックと受信クロックとを
同期するための前記順番数またはクロック位置情報の使
用に基づいている。さらに詳しく説明すると、同期パケ
ットＳＰＯ乃至５Ｐｎ−１およびおそらくはこれらの同
期パケットに後続するデータパケットの第１のもの（Ｄ
ＰＯ）に含まれたクロック位置情報が使用される。

第３図のデータ通信システムは次の点で第１図のものと
異なっている。すなわち、送信装置Ｓ　ＥＮＤはさらに
遅延装置ＤＴｓ、同期回路ＳＣ、ゲート回路ＧＣＩを備
えている。各回路ＤＴｓ。

ＰＡ、ＧＣＩ　、およびＥＭｌはユーザー回路ＵＣの出
力とバスＳＭＢとの間に縦続に接続され、これら回路Ｄ
Ｔｓ、ＰＡおよびＥＭＩはコンピュータＣＣによって制
御される。同期回路ＳＣはユーザー回路ＵＣにより制御
されるエネーブル入力Ｅ、ＰＡにより制御されるディス
エーブル入力りおよびゲート回路ＧＣＩを介してＥＭＩ
に接続された出力を備えている。

第３図に示された受信回路ＲＥＣは次の点で第１図のも
のと相違している。すなわち、それはさらにゲート回路
ＧＣ２を備え、それはＥＭ２の出力をＢＵの入力に結合
させ、またこのゲート回路ＧＣ２はパケット認識回路Ｐ
ＲＣにより制御されている。しかしながら、パケット認
識回路ＰＲＣの機能は第１図のシステム中で使用されて
いるものとは相違している点に注意されたい。またパケ
ット認識回路ＰＲＣのクロック入力ＣＬもまた明白に示
されている。

このシステムは次のように動作する。以下第３図および
第４図を参照して説明する。

発信元のユーザー回路ＵＣがデータの連続ビット流を送
り先のユーザー回路に転送したいとき、それはこの送り
先のアドレスを共通コンピュータＣＣに通報し、そこで
コンピュータメモリ　（図示せず）に蓄積される。その
後コンピュータＣＣは発信元のユーザー回路ＵＣにＭビ
ット／秒の速度でデータの連続ビット流の伝送を開始で
きることを通報する。このデータの連続ビット流は遅延
装置ＤＴｓに供給され、そこでパケット化回路Ｐ　Ａに
供給される前にＴｓに等しい遅延を受ける。一方このビ
ット流のスタート符号は同期回路ＳＣのエネーブル入力
Ｅを付勢する。動作されるときこの回路は毎秒Ｍパケッ
トの速度でｎ個の同期パケットＳＰＯ乃至５Ｐｎ−１を
発生し、それらの各同期パケットはそれが同期パケット
であることを示すね号を含んでいる。そのような各同期
パケットはゲート回路ＧＣＩを介して交換メモリＥＭＩ
に供給され、この交換メモリＥＭＩ中において送り先ユ
ーザー回路のアドレスおよびクロックＣＬの位置に関係
する順番番号からなるへ・ンダーがコンピュータＣＣの
制御下に同期パケットに付加される。これは第１図のシ
ステムについてデータパケットに対してすてに説明した
のと同様に行われる。第４図において、ｎ個の同期パケ
・ントＳＰＯ乃至５Ｐｎ−１のクロック位置は０乃至ｎ
−Ｌでそれぞれ示され、一方データパケットＤＰＯ，・
・・等のそれはＤＯ，・・・等で示されている。

第１のデータパケットＤＰＯの全てのビットがパケット
化回路ＰＡに入力される瞬間、すなわち、時間Ｔｓ　＋
Ｔｌ後、この第１のデータパケットは交換メモリＥＭＬ
に伝送される帛備ができているので、パケット化回路路
ＰＡは同期回路ＳＣのディスエーブル入力りを付勢して
同期パケットｓｐ。

乃至５Ｐｎ−１の伝送を停止させる。

上記のことから、送信装置においては、同期パケットは
Ｔｓ　＋ＴＩに等しい時間中伝送されることか認められ
る。

ここで、ＴＬ−Ｌ／Ｂであり、それ故、ｎ　−（Ｔｌ　
＋Ｔｓ　）　　・Ｍ−−（１８）ｎは（”ｌ’ｌ　＋Ｔ
ｓ　）・Ｍより小さい最大の整数である。

交換メモリＥＭＩ中に蓄積された各同期およびデータパ
ケットは第１図について前述したのと同様に送り光受信
装置の交換メモリＥＭ２に伝送される。

コンピュータＣＣの制御下に、交換メモリＥＭ２で受信
されたパケットはデータ認識回路ＰＲＣおよびゲート回
路ＧＣ２に供給され、このときゲート回路ＧＣ２は阻止
状態であると考えられる。データ認識回路ＰＲＣにおい
ては、同期パケットＳＰＯ乃至５Ｐｎ−１はこれらのパ
ケットのヘッダー中の符号化された情報および順番番号
またはクロック時点０乃至ｎ−１から認識される。

データ認識回路ＰＲＣが同期パケットの存在を認識して
いる間は、それはゲート回路ＧＣ２を阻止状態に維持し
ている。反対にＰＲＣが後になって第１のデータパケッ
トの到着を認識するときには、それはゲート回路ＧＣ２
を開いて全てのデータパケットをバッファ装置ＢＵへ通
過できるようにする。

時間比較手段（図示せず）を備えているデータ認識回路
ＰＲＣにおいては、ｎ個の同期パケットＳＰＯ乃至５Ｐ
ｎ−１およびそれにすぐ続＜第１のデータパケットＤＰ
Ｏは次のように処理される。

これについてはそのようなパケットの一例を示している
第４図を参照されたい。

・データ認識回路ＰＲＣはクロック位置０を有する第１
の同期パケットＳＰＯを認識し、受信クロックを対応す
る位置０゛にする。したがって、送受信クロック間の間
隔は回路網ＰＳＮ上の第１の同期パケットＳＰＯのラン
タムな遅延に等しい。

・データ認識回路ＰＲＣは後続する同期パケットＳＰｌ
乃至５Ｐｎ−１の一つの受イ言においてこれらのパケッ
ト中の符号化されたクロック位置１乃至ｎ−１を走行す
る受信クロックの位置と比較し、同期パケットが対応す
る走行うロック時点の前に受信されるときだけこの位置
を調節する。さらに詳しく説明すると、 ・クロック位置ｌを有する第２の同期パケットＳＰＩが
走行する受信クロックの対応する位置１　′の後で受信
されるために、この位置は調節されない。

・クロック位置２を有する第３の同期パケットＳＰ２が
走行する受信クロックのクロック位置２′に先行してク
ロック位置２″で受信されるために、この位置は２　パ
に調節される。

・クロック位置３を有する第４の同期パケットＳＰ３が
走行する受信クロックの対応するクロック位置３′″　
（３−＋Ｔ３に等しい）の後で受信されるために、この
位置は調節されない。

・等々。ここで、同期パケット５Ｐｎ−２の受信後、受
信クロックは位置（ｎ　−２）にあると考えられる。

・クロック位置ｎ−１を有する最後の同期パケット５Ｐ
ｎ−１２が走行する受信クロックの対応するクロック位
置（ｎ−１）−−に先行してクロック位置（ｎ　−１）
　　″゛で受信されるために、この位置は（ｎ−１）−
−−に調節される。

上述のとおり、最後の同期パケットの受信後、パケット
認識回路ＰＲＣはゲートＧＣ２を開き、そのためデータ
パケットはそのとき同時にバッファ装置ＢＵおよびパケ
ット認識回路ＰＲＣに供給される。するとパケット認識
回路ＰＲＣはタイミングＴＩをスタートシ、その終わり
に（クロック時点ＤＯ＝）タイミング回路ＴＣを付勢す
る。このタイミング回路ＴＣは時間間隔Ｔｍをカウント
し、その後それはパケットサーチ回路ＰＳＣを動作させ
る。各回路ＰＳＣ，ＢＵ、ＴＣ，ＤＰＡおよびＵＣの機
能は第１図に関して前述したとおりである。

好ましい実施態様においては、もしもＤＰＯが前記クロ
ック時点ＤＯ−の前、例えばクロック時点ＤＯ”　　（
１）で受信されるならば、受信クロックの最終調節を行
なうために、第１のデータパケットＤＰＯのヘッダーに
含まれたクロック位置情報がまた使用される。この場合
には、パケット認識回路ＰＲＣは時間Ｔｍをカウントす
るタイミング回路ＴＣが付勢される前に受信クロックを
ＤＯ−（１）に調節する。もしもパケットＤＰＯがＤＯ
−の後、例えばＤＯ−（２）で受信されたならば、クロ
ックは調節されない。

上記のことから、ｎ個の同期パケットの使用により、お
よび第１のデータパケットのまた好ましい実施例により
、受信クロックは送信クロックに調節され、第１のデー
タパケットＤＰＯは時間Ｔｍに亙って遅延されることが
明らかである。この調節は完全ではなく、−ｔｅと呼ば
れるいくらかのエラーが残り、そのため第１のデータパ
ケットの全体の遅延はＴｍ　−Ｌｅに等しいことは明白
である。

次に、第１のデータパケットＤＰＯの遅延Ｔの上記値Ｔ
ｆｆｌをどのように選択するかについて説明する。

前述の方法で得られた回路網遅延の概算の品質が使用さ
れたパケットを含むクロック位置情報の数に依存してい
ることは明白である。前記文献、特にその（４１）式か
ら、送受信クロンク間の間隔、したかつてｎ＋１のその
ようなパケットの受信後の概算エラーの確率密度は次の
式で与えられる。

ｔ≦０に対して、 ｐｌ（ｔ）− （ｎ　＋１　）　ｐ　　（−ｔ　）　　［１−Ｐ　　（
−ｔ）］　’・・・・・・（１９） この後者の表現はｔの負の値に対してのみ決定される。

それは概算エラーはランダムな回路網遅延の低い表かと
その実際値との間の差として決定されるからである。

式（６）および（７）で与えられるガンマ分布の場合に
は、式（１９）は次のようになる。

ｐｉ　（ｔ　）　−−（ｎ＋１）ｑ　２ｅ　（ｎ＋１）
”　（１−ｑｔ）　ｎ・・・・・・（２０） 上述のことから、第１のデータパケットの受信後、すな
わち第１図のシステムにおける時間Ｔｌ−１Ｏ＋Ｔ後に
時間Ｔにクロックを同期する代わりに、多数の同期パケ
ットおよび第１のデータパケットが受信された後エラー
ｔｃを有して両方のクロックが同期されることになる。

後者のデータパケットはそのとき遅延Ｔを受ける。した
かつて、全体の遅延Ｔ２は次の式で与えられる。

ｔｅ≦０に対しては、 Ｔｌ　−Ｔ−Ｌｅ　　　　　　　　　　　−（２１）Ｔ
およびｔｅは式（２１）で関連された独立なランダムな
変数であるから、儀式で与えられるＴｌの分布密度を計
算することができる。

ｐ２（ｔ）−−（ｎ＋　１）ｑ　２（Ｔ−ｔ）ｅ　（ｎ
＋１）９（Ｔ−Ｌ）Ｘ［１−ｑ　（Ｔ−ｔ　）　］　ｎ
−・−（２２）第１図のシステムについて前述したのと
同様な方法において、Ｔｌの最少値Ｔｌ１１は後者のシ
ステムに対するものとして等しい値を生じる式（１２）
から計算できる。他方、再び第１図のシステムについて
前述したのと同様な方、法において、バッファサイズＴ
ｒは、ＴｒがＴｌと等しいか、または大きいままである
確率が予め定められた値Ｑを有するように計算される。

Ｑはできるだけ１に近い値であり、式（１４）により与
えられ、或いは次の式で計算される。

Ｔｒ Ｑ＝ｆ　　ｐ２　（ｔ）ｄｔ　　　　　　・・・・・・
（２３）式（２２）を考慮すると、この確率は次のよう
に表わされる。

Ｑ−（ｎ　　＋ｌ）ｎ［ｆ　　　（１）　　　ｆ　　　
（ａ）］ｎ ・・・・・・（２４） ここで、 ａ　　−１−ｑ　　（Ｔ−Ｔｒ　　）　　　　　　　　
　　−（２５）ｒｎ（ｘ）−一。（１−Ｘ）（＋１・［
）ｘ式（２４）　、　　（２５）　、　　（２Ｂ）から
Ｑの異なった値に対してｎの関数におけるＴｒを計算す
ることができる。他の変数ｑ、ＢＥＲ，およびＬは一定
である。第５図はそれぞれＱ−０，９９９、Ｑ−０，９
９５。

Ｑ　＝　０．９５に対するＱの関数におけるＴｒを特に
示している。それにおいて、１／ｑ−２５０μｓ。

Ｂ　ＥＲ−１０６、Ｌ−５０００である。この図から、
Ｔｒにおける差はＱの差の値に対して小さく、Ｔｒはｎ
が０から増加すると共に急速に減少するが、ｎか大きく
なるとｎの増加に対してＴｒの減少は少ないことが分る
。また、ｎの比較的小さい値ですでにほぼ一定のＴｒが
得られている。

受信装置中における遅延Ｔｒは送信装置によって放出さ
れる同期パケットの数ｎの関数であり、ｎはこの送信装
置中の遅延Ｔｓの関数であるから、式（１８）から遅延
ＴｒがＴｓの関数であることが導出される。

第６図は、 Ｑ　−０，９９９。

Ｍ　−１０００゜ Ｔｌ−２，５ミリ秒。

Ｌ　−５０００に対して、 Ｔｓの関数におけるＴｓ　＋Ｔｒを示している。

この図から、Ｔｓ　＋Ｔｒが一般的に増加関数であり、
その最少値はＴｓ　−０において生じることが認められ
る。これは上記値に対して送信回路中に追加の遅延Ｔｓ
が要求されないことを意味し、それ数時間ＴＩ中のみ同
期パケットを送信するのに充分である。しかしながら、
類似の図がもつと高いＱｌ例えばＱ　−０，９９９９９
９について描かれ、Ｍ。

ＴｌおよびＬに対しては同じ値とすると、Ｔｓ　＋Ｔｒ
の最少値は依然としてＴｓ　−０にあるが、Ｔｓ　十Ｔ
ｒがこの最少値の非常に近いＴｓの別の値が存在する。

それ故、例えばほとんど１に等しいＱのような変数の他
の値に対しては、Ｔｓ　十Ｔｒの最少値はゼロと相違し
てくる。この場合には追加の遅延装置ＤＴｓの使用が妥
当になるであろう。

以上、この発明の原理を特定の装置に関連して説明した
が、この説明は単なる例示に過ぎないものであってこの
発明の技術的範囲を制限するものではないことを明確に
理解すべきである。

【図面の簡単な説明】

第１図はこの発明のデータ通信システムの第１の実施例
の概略ブロック図であり、第２図はこの実施例の動作を
説明するためのタイミング図であり、第３図はこの発明
のデータ通信システムの第２の実施例の概略ブロック図
であり、第４図はこの第２の実施例の動作を説明するた
めのタイミング図であり、第５図は第３図のバッファ装
置のサイズの変形を示す図であり、第６図は遅延Ｔｓ＋
Ｔｒを示す。 ＰＳＮ・・・パケット交換回路網、ＵＣ・・・ユーザー
回路、Ｓ　ＥＮＤ・・・送信回路、ＲＥＣ・・・受信回
路、ＣＬ・・・クロック装置、ＣＣ・・・コンピュータ
、ＰＡ・・・パケット化回路、ＥＭＩ、ＥＭ２・・・交
換メモリ、ＢＵ・・・バッファ装置、ＰＲＣ・・・パケ
ット認識回路、ＰＳＣ・・・パケットサーチ回路、ＴＣ
・・・タイミング回路、ＤＰＡ・・・デパケット化回路
、ＳＭＢ・・・バス。

Claims (17)

【特許請求の範囲】
1. （１）パケット交換回路網と、複数のユーザー回路と、
   パケット交換回路網と複数のユーザー回路の１以上のも
   のとの間にそれぞれ結合された複数の送信・受信回路と
   を具備し、発信側の送信・受信回路の各送信回路は発信
   側のユーザー回路から受信されたパケットを送信するこ
   とが可能であり、送り先側のユーザー回路に結合された
   送り先側の送信・受信回路の各受信回路は受信されたパ
   ケットに遅延を与えるタイミング回路を具備しているデ
   ータ通信システムにおいて、 前記遅延は、予め定められた確率による遅延されたパケ
   ット中のエラーが常に予め定められた値よりも小さくな
   るように選択されていることを特徴とするデータ通信シ
   ステム。
2. （２）前記遅延の選択された値は、 ［Ｌ−Ｌ（Ｔｍ）］／Ｌ≦Ａを満足し、 ここで、Ｌはビットにおけるパケット長、Ａは前記予め
   定められた値、Ｌ（Ｔｍ）は 式Ｌ（Ｔ２）＝▲数式、化学式、表等があります▼（Ｔ
   ２＋ｉ／Ｂ）により与えられるＴ２＝Ｔｍの平均の受取
   ったパケット長に対する値であり、前記式において、 Ｐ（ｔ）は前記回路網に亙るパケットの遅延の累積確率
   であり、確率密度ｐ（ｔ）を有し、Ｔ２は前記回路網に
   亙るおよび前記タイミング回路中の全遅延であり、Ｌ−
   ｉは前記送り先ユーザー回路に向かって供給されるパケ
   ットのビット数であり、Ｂはビット伝送速度であること
   を特徴とする特許請求の範囲第１項記載のデータ通信シ
   ステム。
3. （３）前記送信・受信回路のそれぞれの送信回路および
   受信回路はそれぞれパケット化回路およびデパケット化
   回路を具備し、前記発信側ユーザー回路は連続的なビッ
   ト流を発生することができ、この連続的ビット流は前記
   発信側送信・受信回路のパケット化回路中でパケットに
   変換され、前記送り先送信・受信回路のデパケット化回
   路は受信したパケットを連続的ビット流に変換すること
   ができ、この変換されたビット流はそれから前記送り先
   ユーザー回路におくられることを特徴とする特許請求の
   範囲第１項記載のデータ通信システム。
4. （４）前記送信・受信回路のそれぞれの受信回路の入力
   はバッファ装置およびパケット認識回路に結合され、そ
   のパケット認識回路自身はパケットサーチ回路にアクセ
   スを有する前記タイミング回路に結合され、前記バッフ
   ァ装置は受信されたパケットを蓄積し、前記パケット認
   識回路は受信されたパケットの第１のものを認識して前
   記タイミング回路を付勢することができ、前記タイミン
   グ回路前記選択された時間遅延をカウントし、それから
   前記パケットサーチ回路を動作させて前記バッファに蓄
   積されていたパケットを前記第１のパケットで始まる前
   記送り先ユーザー回路に向かう正しい順序で、かつ全て
   のパケットが前記第１のパケットが前記回路網および前
   記タイミング回路中で受けるのと同じ全体的遅延 （Ｔ２＝ｔ０＋Ｔｍ）を受けるように伝送させることを
   特徴とする特許請求の範囲第１項記載のデータ通信シス
   テム。
5. （５）前記バッファ装置はＱ＝▲数式、化学式、表等が
   あります▼（ｔ）ｄｔの関係を満足させるバッファ遅延
   に対応する大きさ（サイズ）を有し、 それにおいてＱは１に近接した確率であり、Ｔｒ≧Ｔ２
   、Ｔｒは前記バッファ遅延、Ｔｍは前記選択、された時
   間遅延、Ｔ２は前記全体の遅延、ｐ（ｔ）は回路網中の
   パケットの遅延の確率の密度の関数であることを特徴と
   する特許請求の範囲第４項記載のデータ通信システム。
6. （６）前記各送信・受信回路はクロック装置を備え、前
   記発信側の送信・受信回路の送信回路はパケットを含む
   一連の送信クロック位置を前記回路網上に送信するため
   の手段を具備し、前記送り先側の前記送信・受信回路の
   受信回路はパケット認識回路を備え、このパケット認識
   回路は前記パケットを含む送信クロック位置を認識して
   前記パケット中に含まれた送信位置の関数で受信クロッ
   クを調整することができることを特徴とする特許請求の
   範囲第１項記載のデータ通信システム。
7. （７）前記パケット認識回路は比較手段を備え、パケッ
   トを含む送信クロック位置の第１のものに含まれた送信
   クロック位置にまず受信クロックを等しく、或いはほぼ
   等しくさせることによって受信クロック調節を行ない、
   それから第１のパケットに続くパケットを含むクロック
   位置に含まれたクロック位置が走行する受信クロックの
   位置よりも小さいことを前記比較手段が示す毎に受信ク
   ロックを調整することを特徴とする特許請求の範囲第６
   項記載のデータ通信システム。
8. （８）前記パケットを含む送信クロック位置は複数の同
   期パケットおよびこの複数の同期パケットに続く複数の
   データパケットの第１のデータパケットを含んでいるこ
   とを特徴とする特許請求の範囲第６項記載のデータ通信
   システム。
9. （９）前記送信・受信回路のそれぞれの受信回路の入力
   は前記タイミング回路に結合されたバッファ装置および
   パケット認識回路に結合され、そのパケット認識回路は
   前記同期およびデータパケットをそれぞれ前記バッファ
   装置に蓄積することを禁止および許容することができ、
   かつ前記クロック調節が行われた後、または前記同期パ
   ケットの最後のものの受信後予め定められた時間後に前
   記タイミング回路を付勢することができることを特徴と
   する特許請求の範囲第８項記載のデータ通信システム。
10. （１０）前記タイミング回路はパケットサーチ回路に結
    合されて前記選択された時間遅延のカウントされた後に
    このパケットサーチ回路を動作させ、このパケットサー
    チ回路は動作されたとき前記送り先ユーザー回路に向か
    って正しい順序で前記バッファ装置に蓄積されていたパ
    ケットを転送することができる如く構成されていること
    を特徴とする特許請求の範囲第９項記載のデータ通信シ
    ステム。
11. （１１）前記パケットサーチ回路は前記デパケット化回
    路を介して前記送り先ユーザー回路に結合されているこ
    とを特徴とする特許請求の範囲第３項または第４項記載
    のデータ通信システム。
12. （１２）前記バッファ装置は、 Ｑ＝▲数式、化学式、表等があります▼（ｔ）ｄｔの関
    係を満足させる 遅延に対応する大きさを有し、 それにおいてＱは１に近接した確率であり、Ｔｒ≧Ｔ２
    、Ｔｒは前記バッファの遅延、Ｔ２は前記タイミング回
    路中の遅延および前記調節後の前記送信回路と受信回路
    との間の概算のエラーの和によって構成された全体の遅
    延、ｐ２（ｔ）は前記全体の遅延の確率密度の関数であ
    ることを特徴とする特許請求の範囲第９項記載のデータ
    通信システム。
13. （１３）ｐ２（ｔ）＝ｐ１（Ｔ−ｔ）であり、それにお
    いて、Ｔは前記遅延、ｐ１（ｔ）は前記概算遅延の確率
    密度の関数であることを特徴とする特許請求の範囲第１
    １項記載のデータ通信システム。
14. （１４）前記回路網に対して、 ｔ≧０に対しては、 Ｐ（ｔ）＝１−ｅ＾−＾ｑ＾ｔ−ｑｔｅ＾−＾ｑ＾ｔお
    よび、ｐ（ｔ）＝ｑ＾２ｔｅ＾−＾ｑ＾ｔであり、それ
    において、Ｐ（ｔ）は回路網遅延の累積確率密度の関数
    であり、ｐ（ｔ）はＰ（ｔ）確率密度の関数であり、２
    ／ｑは平均回路網遅延であることを特徴とする特許請求
    の範囲第１項記載のデータ通信システム。
15. （１５）前記各送信・受信回路の送信回路は前記回路網
    上に送信する前に前記パケットを付加的に遅延するため
    の遅延装置を備えていることを特徴とする特許請求の範
    囲第１項記載のデータ通信システム。
16. （１６）パケット交換回路網と、複数のユーザー回路と
    、クロックを具備し前記パケット交換回路網と前記複数
    のユーザー回路の１以上のものとの間にそれぞれ結合さ
    れた複数の送信・受信回路とを具備し、発信側の送信・
    受信回路の各送信回路は送信機クロック位置情報を含ん
    でいるパケットを前記回路網上に送信することが可能で
    あり、送り先側の送信・受信回路の各受信回路は前記パ
    ケットと共に受信されたクロック情報の関数としてその
    クロックを送信回路のクロックと同期させることができ
    るように構成されているデータ通信システムにおいて、 前記パケットの最後のものは同期後前記ユーザー回路に
    供給されるデータを含んでいることを特徴とするデータ
    通信システム。
17. （１７）パケット交換回路網と、複数のユーザー回路と
    、クロックを具備し前記パケット交換回路網と前記複数
    のユーザー回路の１以上のものとの間にそれぞれ結合さ
    れた複数の送信・受信回路とを具備し、発信側の送信・
    受信回路の各送信回路は送信クロック位置情報を含んで
    いるパケットを前記回路網上に送信することが可能であ
    り、送り先側の送信・受信回路の各受信回路は前記パケ
    ットと共に受信されたクロック情報の関数としてそのク
    ロックを送信クロックと同期させることができるように
    構成されているデータ通信システムにおいて、 前記パケットは前記送り先側のユーザー回路に供給され
    るべきデータを含んでいないことを特徴とするデータ通
    信システム。