JPS6215599A - アクチブマトリクス方式表示装置の走査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、′マトリクス的に配置したスイッ九ング素子
及び表示要素を有するアクティブマド。

リクス方式表示装置の走査回路の′改良に関する。

〔発明の背景〕１゜ アクティブマトリクス基板と外付駆動回路どの接続線数
低減及び基板不良率低減を図る方法として、特開昭５８
−１２７９９１号に記載の様に、走査電極駆動部をマ）
　ＩＪクススイッチで構成１−７てアクティブマトリク
ス基板に内蔵させることが知られている。ここに述べら
れている走査回。

路は、抵抗９荷とＭＯＳ　）ランジスタ各１個で構成さ
れたＡＮＤ回路を用い、走査電極をｎ本。

づつｍ個のブロックに分割し、ｎ十ｍ本の接続線数でル
×ｍ本の走査型、極を駆動する構成とな・っており、接
続線数低減が簡単ｔ「回路で実現されている。しかし、
抵抗９荷を用いるために消費両力が無視できない点や、
高抵抗を用いた時のリーク等による走査型１極の非選択
電位の安定性等について配慮されていなかった。　　　
　、１゜〔発明の目的〕 本発明の目的は、外付駆動回路とアクティブマ）　ＩＪ
クス基板の接続数低減及び基板不良率低減を図るマトリ
クススイッチ方式走査回路を改良し、安定動作し、かつ
低消費電力な走査回路を提供することにある。

〔発明の概要〕

上記目的のため、従来の抵抗負荷をスイッチ素子に置換
し、選択ブロックの上記の置換したスイッチ素子はオフ
、非選択ブロックではオン、　６　。

となる様に制御する事を特徴とする。　　　　・〔発明
の実施例〕 以下、本発明の一実施例を第１図により説明・する。Ｍ
（４）、　Ｎ（ＡＩ（Ａ　＝　ｔ　、　２、−、ｖｎｎ
）はＮ。

型ＭＯｉ９）ランジスタ、８（Ａ）はアクティブマド・
リクス基板の走査電極線であ、す、走基電極線訃本づつ
薦個のブロックに分割されている。尚、。

端子”、Ｂ／ｓＣ７＋Ｖ８ＯＦＦ（ｔ＝　１　、２　、
・＋＋、　ｎ　ト’／＝’ｅ２＊・・・、ｍ）は本走査
回路の駆動信号。

印加端子である。　　　　　　　　　　　　　１１１第
１図の実施例の動作を第２図の動作波形例。

を用いて説明する。

・子について相対的なものであり、端子によって。

は異なる電圧振幅を持つ場合もある。端子ｋｉの１．。

端子Ｈ！、　Ｃ／の波形についてはそれぞれ走査用、非
選択電位固定用ＭＯ８）ランジスタがオン状態となるゲ
ート電圧をＨレベル、オフ状態と、　４　。

初期状態において、端子Ｂ１．Ｂ２−・・・、　Ｂｍに
は。

Ｔ、　　レベルが与えられ、全ての走査用ＭＯ８）・ラ
ンジスタＭ（１１、Ｍ（２１、−、Ｍ　（ｍｓ　）がオ
フ状・態にあり、残子ＣＩ　、　Ｃ２、・・・、Ｃｍに
はＨレベル・が与えられ、全ての非選択電位固定用ＭＯ
８）・ランジスタＮ、（１）、　Ｎ　（２１、＝−、Ｎ
　（ｍｎ　）がオン状態にあり、端子Ｖ！１０７１’に
与えられる走査電極非選択電位（第２図では　■ｊ　レ
ベルと表示が走査電極線８ｍ、８（２）、　品、Ｓ　（
ｍｎ）に印加されル１、。

ルを与えると、第１ブロツクのル個の走査用ＭＯ８）ラ
ンジスタＭ（１１、Ｍ（２３、・・・、Ｍ（ル）がオン
状態、ル個の非選択電位固定用ＭＯ８）ランジスタＮ（
１）、Ｎ（２１，・・・、Ｎ（ル）がオフ状態となり、
１、。

端子Ａ（１１、Ａ（２１、、、、、ｋ（ｎ）に加えうｔ
ｔ　ル走査信号が第１ブロツクのル本の走査電極線８（
１）、８（２）＃・・・、８（ル）に伝えられる。第１
ブロツク以外の走査電極線ｓ　ｃｎ＋１）、Ｓ　（３＋
２）＃　・−・・・・＊８（ｍｎ→は初期状態のまま、
走査電極非選択電位（−Ｌ″レベルを出力し続けている
。　　　・この時、端子Ａ（１）、　Ａ　（２１、、−
、Ａ　（ｎ）に、第２・図の波形例を示される様な順次
選択走査信号が・与えられると、オン状態にあるｎ個の
走査用Ｍ０８トランジスタＭ（１１、Ｍ（２１、・・・
、Ｍ（ｎ）を通し”・て、走査電極線５（１）、８（２
）、・・・、５（ＴＬ）が順次選択状態となり、順次走
査出力信号が得られる。・ベルを与えて、ｎ個の走査用
ＭＯ８）ランジス。

りＭ（１）、　Ｍ（２）、−、Ｍ（ｎ）をオフ状態に、
ｎ個のＩｌｌ非選択電位固定用ＭＯ８）ランジスタＮ（
１）、Ｎ。

（２）、・・・、Ｎ（３）をオン状態にし、その後端子
１３１に。

まで、端子Ａ（１１、Ａ（２）　、・・・、Ａ□□□）
に与えられる信号にかかわらず、第１ブロツクの走査電
極線１３Ｓ（１１，８（２１，・・・、５（ｎｌを非選
択電位に保つ。

この時はぼ同時もしくはやや遅れて端子ｔｈに２ブロツ
クのが個の走査用ＭＯ８）ランジスタＭ　（ｎ＋１　）
　、　Ｍ　（ｎ＋２）＊−・−・・、　Ｍ　（２ｎ）を
オン状態に、ｎ個の非選択電位固定用ＭＯ８）う・ンジ
スｆｉＮ　（ｎ−ｚ　）　、　Ｎ　（ｎ＋２）、−−−
−−・、　Ｎ（２ル）をオフ状態にする。

この状態で、端子Ａ＋　、　Ａ２　、・・・、　Ａｎに
再び順・次選択信号を印加すると、第２ブロツクの走査
、電極線Ｓ（ル＋１’）、Ｓ（ル＋２）、・・・・・・
、Ｓ（２・ｒＬ）が順次選択される。以下この様な動作
をく。

り返し、ｎ＋２ｍ個の端子Ａ’　ｇ　Ａ２１　”・Ｉ　
Ａｎ　＋　ＢＩ　ＨＢ２　、　＋”　、　Ｂｍ　、　Ｃ
Ｉ　、　Ｃ２、＋＋−’ｔ　Ｃｍに加えられる信号。

の組合わせにより、ｍｘｎ本の走査電極線８　（１１，
、。

Ｓ　（２１、・・・、５（ｚａｙｃ）を順次選択駆動で
きる。　。

前述の従来より知られているマトリクススイ。

ッチ方式の走査回路では、諮１図の実施例にお。

ける非選択電位固定用ＭＯ８）ランジスタＮ（１）、。

Ｎ（２１，・・・、　Ｎ　（ｗｔｎ　）の代わりに抵抗
を用いていたため、選択状態の走査電極に接続されてい
る抵抗及び走査用トランジスタに貫通電流が流れ。

るので、低消費電力化を図るためにはこの負荷抵抗を大
きくする必要があったが、負荷抵抗を大きくすると、走
査用ＭＯ８）ランジスタがオ・　７　・ フ状態の場合の走査電極駆動インピーダンスが・太き（
なり、走査電極電位が不安定になること・が考えられる
。

これに対し、本発明の実施例マは、ｉ番目の・走査電極
Ｓ　（ｉ）に接続されている非選択電位固定・用ＭＯ８
）ランジスタＮ（ｉ）と走査用ＭＯＳトランジスタＭ（
ｉｌの一方がオン状態であれば他方がオフ状態である様
に駆動しているため、両方の・ＭＯＳ）ランジスタを貫
通する宵、流がなく、静的消費電力がはぼ０となる。ま
た、常にどちら、、１かのＭＯＳ）ランジスタの一方が
ＯＮとなって。

いるため、信号源インピーダンスが十分低く無視できる
とすると、走査電極駆動出力インピー。

ダンスはＭＯＢ）ランジスタのオン抵抗程度と。

低くなるので、走査電極電位が常に安定する勲１果もあ
る。

ここで注意すべきことは、端子ＢＪ、と端子Ｃ７゜して
貫通電流が流れる様な信号波形を形成しないことと、燭
士Ａｌ、Ａ２．・・・、ＡＴＬのい１れかに１１・　８
　・ レベルが印加されている間に、端子Ｂ１．　Ｂ２　、・
・・・。

る事があると、２本以上の走査電極が選択され・レベル
が印加されている間、端子Ｂ＋　、Ｂｍ　、・・・、・
）を印加する必要がある点である。

本発明の他の一実施例を第Ｓ図に示す。第１゜図と同等
の素子及び端子には同じ符号を付して、いる。第１図と
異なる点は、走査用Ｎ型Ｍ　０８．。

トランジスタＭ（ム１（Ａ＝１．２．・・・１ｍル）を
、。

Ｐ型Ｍ０８トランジスタＰＣ４）に置褌換え、それ。

ぞれのゲートを非選択電位固定用Ｎ型ＭＯ’８）。

ランジスタＮ　ｒＡｌと共通にし、信号印加端子ＢＩ。

Ｂ２．・・・、Ｂｍを省いて端子数を２ｍ＋ｎ＋１本か
−ら、ｍ　−４−’ｎ　−４−１本に減らした点である
。走査用ＭＯ８）ランジスタをＮ型からＰ型に変えろこ
とにより、オン状態又はオフ状態とするために必要がゲ
ート電圧の極性が反転するため、第１図の実施例におい
て互いに反転した極性の信号が必要であった端子Ｂ７と
（Ｊ（７＝　１　、２．、・・・、ｍ）が共通化できる
ためである。　　　　　　゛従って、第３図の実施例に
おける動作波形例・とじて、第２図の動作波形から端子
８７の波形を・省（と、そのまま適用され、基本的な動
作は第・１図の実施例と同様になる。

この様に、信号印加端子を減らすことにより、第３図の
実施例による走査回路をアクティブマ・トリクス基板上
に塔載させる場合、第１図の実施例に比べて外付駆動回
路との接続数を少なく１１゜できる利点がある。また、
走査回路に必要な印。

加信号が減るため、外付駆動回路自体の構成に。

も有利である。

第４図は本発明の他の一実施例を示す回路図である。第
１図の実施例との違いは、走査用Ｍ。

Ｏ８）ランジスタＭ（１１、Ｍ（２＋　、　−・−、Ｍ
　（ｍＷ）　ノソースと、端子１’　、　Ａ２’　、・
・・、Ａｎの接続順序が異。

なる点である。これは、例えばテレビの映像信。

号を表示する場合、映像信号が１画面（１フレ。

−ム）は２フイールドで構成され、各フィールドにおい
て１ライン置きのいわゆるインタレ−。

ス信号であるため、これに対応したマトリクス。

表示装置の走査として隣接した２本の走査電極・を同時
に順次選択し、奇数フィールドと偶数フィールドで同時
に順次選択する２本の走査電極組合せを変える、いわゆ
る２ライン同時インタレース走査（すなわち、奇数フィ
ールドでは第１と第２．第３と第４．・・・・・・の同
時選択走査電極組合せを、偶数フィールドでは第２と第
３゜第４と第３．・・・・・・の同時選択走査電極組合
せに、。

よる走査）を考慮したものである。

第１図の実施例では、例えば走査電極Ｓ（１′Ｌ）と５
（ｒＬｌ１）を同時選択させ様とすると、端子Ｂ１及び
端子Ｂ２に　Ｈレベルを、端子Ｃ１及びＣ２にＬレベル
を印加し、走査用ＭＯ８）ランジスタＭ（１１、Ｍ　（
２１ｍ・・・２Ｍ（２ル）をオン状態、非選択電位固定
用ＭＯ８）ランジスタＮ（１１、Ｎ（２）、・・・。

Ｎ（２１Ｌ）をオフ状態にしておいて、端子Ａ１とＡＴ
Ｌに走査型、極選択電位を印加しなければならないため
、本来選択したくない走査電極５（１）及びＳ・　１１
　・ （２ｒＬ）が選択されてしまい、いわゆるクロスト・−
ク状態となる欠点がある。

この点を考慮したものが、第４図の実施例で・ある。第
４図の動作自体は第３図にその２ライ。

ン同時選択インタレース走査の動作波形例を示。

す様に第１図の実施例とほぼ同じであるが、偶数番目の
端子Ｂ／、（７＝２　、４　、６、−＝）Ｋ接続されて
。

いる走査用ＭＯ８）ランジスタのソースと端子ＡＴ、Ａ
２’、・・・、　ＡＴＬ’との接続順序が奇数番目の端
子Ｂｉ　（７−’　＋　５＋　５＋・・・）に接続され
ているも１．。

のと逆になっているため、偶数番目の端−ｆ−＋）Ｊ。

する順次選択信号を奇数番目の場合と逆にする。

だけで良い。　　　　　　　　　　　　　　　１１、こ
の時、前述の例の様に例えば走査電極Ｓ　（ｒＬｌと８
（Ｗ＋１）を同時選択させ様とすると、端子レベルを印
加し、走査用ＭＯ８）ランジスタＭ（ｎ　、　ｆｖｌｌ
　、−、Ｍ　（２ｒＬ）をオン状態、非選択室、１２　
。

位固定用Ｍ　０８　）ランジスタＮ（１１、Ｎ（２１、
・・・、。

Ｎ（２ｎ’）をオフ状態Ｋ　しておいて、端子Ａｎにの
・み走査電極選択電位を与えろことにより実現中・きる
。要するに端子Ｂ、）（，４＝１．２．・・・、Ｆ７！
−・１）に接続されるｎ番目の走査用Ｍｒ）Ｓ）ラン・
ジスタＭ　（ｉｎ　）のソースと、端子Ｂ７．＋、　Ｖ
Ｃ接続・される１番目の走査用ＭＯ８）ランジスタＭ（
フル、ト１）のソースを同じ端子Ａ１又はＡｎに接続す
。

ることにより、隣接１７た２端子Ｂ７とＢ７＋１　を同
。

時に　Ｈレベルに選択しイ、隣接する走査電極、１゜８
（ｉｎ’）とＳ（ハ＋１）の２本だけ選択電位にするこ
とを可能としたものである。

従って、第４図の実施例では、走査用ＭＯＳトランジス
タのソースと、端子Ａ２．Ａｌ、・・・・・・、。

Ａ　ｎ’−、の接続順を第１図の実施例から変えてあ４
、るが、端子Ａ＋’とＡｎ以外は第１図の実施例の状態
のまま使用することも可能ｔある。

第６図はｙｉ＝１３．ｍ＝４とした場合の第４図の実施
例を駆動する信号を形成する回路例である。１は双方向
性ラッチ（Ｒはリセット端子、ＦＬ／Ｔ、はシフト方向
指定端子、Ｉ）　Ｌ　、　Ｄ　Ｒはそ・れぞれ左側、右
側データ入力端子、Ｑは出力端・子、Ｇ　Ｋはクロック
端子である。）、２は卑劣・向性のラッチ、５は奇数フ
ィールドと偶数フイ・−ルドな区別する信号０／Ｅによ
り切換わるト・１ランスフアースイツチである。スイッ
チ５と１．。

では、アナログスイッチやゲート回路等によるディジタ
ルスイッチのいずれでも良い。　　　。

尚、第４図の実施例の駆動に必要な端子ｂ１．。

１３２、・・・、　Ｂｍ用の信号形成を第６図の駆動回
路例９゜では省略しているが、端子Ｃ＋＋　、　（＋２
　、・・・、Ｃｍ用の信号をインバータ等により反転す
ることにより容易に得られる。烹た、重石同期信号Ｖｓ
ｙｎｃと。

水平同期信号Ｈ３ｙｒＬＣより、奇数／偶数フィール。

ドを判定して信号０／Ｅを形成する回路についても省略
している。

第６図の駆動回路例の動作波形例を第７図に示す。

この回路動作を簡単に説明すると、重石同期。

信号Ｖｓｙｎａを、双方向性ラッチ１の−まりか艷なる
双方向性シフトレジスタの走査開始信号と・し、水平同
期信号をＨｚｙｔＬｃを該双方向性シフト・レジスタの
クロックとして用い、第４図の実施・例に必要なブロッ
ク毎に選択順序の反転した端子Ａｌ’　、　Ａ２’　、
　・・・、　Ａｎ’の波形を得てイル。端子Ｃ＋、：：
Ｃ２、・・・、　Ｃｒｎ等のブロック走査信号は、双方
向性。

シフトレジスタの両端の出力をシフトクロッ、り、その
１水平開期周期分遅れた信号をリセットク。

ロック、とするパルスシフター４の出力により形。

成している。　　　　　　　　　　　　　　　１．）第
８図は、第１図の実施例から第４図の実施。

例に接続の変更を行う際、前述の様に端子Ａ２．。

ＡＳ、・・・、Ａユ′−１の接続順を変えずに、端子Ａ
＋’と。

Ａｎ’のみ第４図の様に変更した場合の２ライン同。

時選択インタレース走査用信号発生駆動回路例である。

また、第９図はその動作波形例である。

第６図の駆動回路と構成は良く似ており、双方向性シフ
トレジスタの代わりに、通常の単方向性シフトレジスタ
５を使用している点が太き、１５゜ く異なる点である。尚、６はリセット端子材う。

ッチｆある。動作も第６図と同様であるので、゛説明は
省略する。

第１０図は、本発明の他の一実施例である。第。

１図の実施例の走査用ＭＯ８）ランシフタによ・るスイ
ッチマトリクスの構成をソースとゲート・を入れ換えた
ものである。　　　□ 動作波形は、第２図において、端子Ａｔ　ｍ　Ａ、’　
ｅ・−１，、Ａｎの波形を第６図の端子ｐ＋　、　Ｆ２
　、−・、　ＦｙｂＫ、それぞれの極性反転波、形を端
子Ｇ＋　、　Ｇｔ　、・・・、　（３７Ｊ、１に印加し
、第２図の端子Ｂ＋　、　Ｂ２　、・・・＋、　Ｂ７Ｌ
の波形。

を舘１０図の端子ＪＥ２．・・・、　Ｅｎに印加すると
、。

走査電極５（１）　、　５（２１、−＃　８　（ｍｎ）
に第２図′の。

様な順次選択波形が得られることは明らかｆある。　　
　　　　　　　　　　　　　　　　　　１．。

縞４図や第１０図の実施例ｔも、第３図の実施。

例の様に、走査用Ｎ型ＭＯ８）ランシフタＭ（１）。

Ｍ（２）、　−、Ｍ　（ｍｎ　）をＰ型に置換し、それ
ぞれのゲートを非選択電位固定用Ｎ型ＭＯ８）ランシフ
タＮ（１１、Ｎ　（２１、・−・、　Ｎ　（ｍｎ）と接
続し、端・１６　・ 子Ｂ１．　Ｂ２、−、　Ｂｍ又は端子Ｆ＋　、　Ｆ２、
−・、　Ｐｍを省゛〈ことができる。

また、Ｕ−ヒの説明では、スイッチ用ＭＯ８）ランシフ
タとしてＮ型を中心にし、て述べたが、Ｎ型とＰ型を置
き換えても同様な回路構成によす、同様な効果が生じる
ことは明らかである。

〔発明の効果〕

以上で説明した様に、本発明によりば、アクティブマト
リクス基板と外付駆動回路間の接続。

線数の低減させるためにアクティブマトリクス１．１基
板内に内蔵させるマトリクススイッチによる。

走査回蒜を改良１２、より低消費電力で、動作安。

定性の高いマトリクススイッチ走査回路を実現。

できる効果がある。

【図面の簡単な説明】

′　第１図は本発明の一実施例を示す回路図、第４２図
はその動作波形図、第３図は本発明の他の実施例を示す
回路図、第４図は本発明の更に別。 の実施例を示す回路図、第３図はその動作波形図、第６
図は第４図の実施例の駆動回路例な示す回路図、第７図
はその動作波形図、第８図は本発明の他の実施例の駆動
回路例を示す回路図第９図はその動作波形図、第１０図
は本発明のなお更に別の実施例を示す回路図、である。 Ｍ（１）、　Ｍ（２１、、　Ｍ　（ｍｎ）、　Ｎ（１）
、　Ｎ（２）、、１Ｎ　（ｍｎ　Ｊ　−−−−Ｎ型ＭＯ
８）ランシフタ、Ｐ（１）、Ｐ（２１，、Ｐ　（ｍｎ）
−、−−Ｐｆ！！！ＭＯ８）ランシフタ、 ５（１）、５（２）、、８（ｍｎ）走査電極。　、　１
９ 慕　ｔ　凹 ７エ） 、−１、ｎ゛雫　六　熾　ｑ　晩　鳴 ＜＜＼く１、

Claims (1)

1. 【特許請求の範囲】 １）アクチブマトリクス方式表示装置の走査回路におい
   て、複数の走査電極線の各々について、第１のスイッチ
   用トランジスタのドレインと第２のスイッチ用トランジ
   スタのドレインを共通に接続し、複数個ある前記第１の
   トランジスタの各ソースはすべて一本の信号線に共通に
   接続し、同じく第１のトランジスタの各ゲートは、該第
   １のトランジスタを複数ブロックにまとめ、その各ブロ
   ック単位で共通に一つの駆動端子に接続し、前記第２の
   トランジスタの各ゲートも、同じく該第２のトランジス
   タを複数ブロックにまとめ、その各ブロック単位で共通
   に一つの駆動端子に接続し、前記第２のトランジスタの
   各ソースは、前記ブロックの各々から一つずつ選択され
   た第２のトランジスタから成るトランジスタ群毎に、一
   つの駆動端子に共通に接続することにより、前記第１お
   よび第２のトランジスタをマトリクススイッチとして構
   成したことを特徴とするアクチブマトリクス方式表示装
   置の走査回路。 ２）第１と第２のトランジスタのチャネルを同極性（Ｎ
   型とＮ型又はＰ型とＰ型）で構成したことを特徴とする
   特許請求範囲第１項記載の走査回路。 ３）第１と第２のトランジスタのチャネルを異極性（Ｎ
   型とＰ型）で構成し、各走査電極線に接続される第１と
   第２のトランジスタのゲートを接続したことを特徴とす
   る特許請求範囲第１項記載の走査回路。 ４）走査電極線を連続した１本づつのブロックに分け、
   各ブロック内の第１のトランジスタのゲート同志を接続
   し、また各ブロック内の第２のトランジスタのゲート同
   志を接続し、ブロック間の境界に隣接する異なるブロッ
   クに属する２個の第２のトランジスタのソース同志を接
   続したことを特徴とする、特許請求範囲第１項から第３
   項記載のいずれかの走査回路。 ５）走査電極線を連続したｎ本づつのブロックに分け、
   各ブロック内の第２のトランジスタのソース同志を接続
   し、ブロック間の境界に隣接する異なるブロックに属す
   る２個の第２のトランジスタのゲート同志、重た２個の
   第１のトランジスタのゲート同志をそれぞれ接続したこ
   とを特徴とする、特許請求範囲第１項から第３項記載の
   いずれかの走査回路。