JPS6215676A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、データ処理装置に関し、詳しくは画像データ
のすべての倍率の拡大、縮小等の密度変換を行うデータ
処理装置に関するものである。

従来技術 最近、画像データを編集するための処理システムが増加
している。そのようなシステムでは、大容量の画像デー
タを蓄積するために、データを圧縮している。その場合
、画像データの処理で、ｍ度変換を行う際には、圧縮デ
ータのままでは行えないため、従来は、圧縮データを画
像データに一旦再生してから密度の変換を行っていた。

第７図は、従来の画像データ処理システムのブロック図
である。

第７図において、１は中央処理装置ｉ！（以下、ＣＰＵ
）、２は圧縮再生装置（ＩＰＵＩ）、３は密度変換装置
Ｉ（ＩＰＵ２）、４はＣＲＴコントローラ。

５はプリンタ・インタフェース装置、６はフロッピー／
ハードディスク・ドライバ制御装置、７はメモリ、８は
スキャナ・インタフェース装置、９は通信インタフェー
ス装置、１０はターミナル装置、１１はビットマツプＣ
ＲＴ、１２はプリンタ、１３はフロッピーディスクドラ
イバ、１４はハードディスクドライバ、１５はスキャナ
である。

いま、ハードディスクの中に格納されている圧縮データ
を密度変換しようとする場合、先ず、ハードディスク内
の圧縮データをディスク・ドライバ１４により読み出し
た後、制御袋［５，ＣＰＵ１を経由して圧縮再生袋Ｆ＆
２に転送し、ここで一旦再生して画像データにしてから
、次に密度変換袋［３に転送し、密度変換を行う。

第８図は、第７図における基本的な処理フローチャート
である。

第８図（ａ）は、スキャナ１５から入力したデータをハ
ードディスク１４に蓄積する場合の動作であって、先ず
スキャナ１５から原稿を読み込んで、メモリ７に記憶し
くステップ１０１）、メモリ７内の画像データを読み出
して、圧縮再生装置２で圧縮し、圧縮されたデータを再
度メモリ７に記憶する（ステップ１０２）。メモリ７内
の圧縮データを制御装置６を介してハードディスク１４
に蓄積する（ステップ１０３）。第８図（ｂ）は、通信
した入力データをハードディスク１４に蓄積する場合の
動作であって、通信インタフェース装置９を通して入力
された圧縮画像データを、先ずメモリ７に記憶した後（
ステップ１１１）、メモリ７から圧縮画像データを読み
出してハードディスク１４に蓄積する（ステップ１１２
）。また、第８図（ｃ）は、ハードディスク内の圧縮画
像データの密度変換処理を行う場合の動作であって、先
ずハードディスク１４内の圧縮データを読み出し、これ
をメモリ７に記憶しくステップ１２１）、メモリ７から
圧縮データを読み出し、これを圧縮再生装置ｉ！２に転
送して圧縮データを再生し、画像データに戻す（ステッ
プ１２２）、　　次に、この画像データを密度変換装置
ｉ！３に転送して、密度変換を行う（ステップ１２３）
。　これを再度ハードディスク１４に蓄積するときには
、圧縮再生装置２に転送して、ここで再度圧縮し、ハー
ドディスク１４に転送する（ステップ１２４）、また、
表示するときには、ＣＲＴコントローラ４を介してビッ
トマツプＣＲＴ１１に送出し、ＣＲＴ画面に表示する（
ステップ１２５）。また、ハードコピーを得るときには
、プリンタ・インタフェース装置５を介してプリンタ１
２に送出し、プリント出力する（ステップ１２６）。

しかし、このような順序で処理を行う場合、密′　　度
変換を行うデータが画像データであるため、情報量がき
わめて多く、処理時間がかかり過ぎるという問題がある
。　密度変換を行った後、再度ハードディスクに蓄える
ときには、圧縮再生装置２に転送して、ここで再度圧縮
処理を行う必要がある。このように、圧縮再生装置２を
用いて、再生および圧縮のプロセスを行う必要があるた
め、システムの性能は上らないという問題がある。

目　　　　　的 本発明の目的は、このような従来の問題を改善し、画像
データを圧縮したまますべての倍率で密度変換ができる
ようにして、処理プロセスの性能を向上させることが可
能なデータ変換方式を提供することにある。

構　　　成 上記目的を達成するため、本発明のデータ変換方式は、
圧縮された画像データに対して拡大、縮小等の密度変換
を行うデータ処理装置において、入力された１次元圧縮
データを別の１次元圧縮データに変換するための記録素
子からなる変換手段と、該変換手段の変換処理に伴う補
正を行う手段とを有し、該補正手段により整数倍以外の
補正分を常に次の入力データと加算する状態で順次繰り
返すことに特徴がある。

以下、本発明の構成を、実施例により詳しく説明する。

第４図は、本発明の詳細な説明のデータ変換装置のブロ
ック図である。

第４図において、２１はパラレル・シリアル変換回路、
２２はシフトレジスタ、２３はＲＯＭであって、デコー
ドおよび変換の機能と、同期コード検出の機能を有する
。２４はパラレル・シリアル変換回路、２５はシリアル
・パラレル変挽回路、２６はコントローラである。

−例として、Ｍ　Ｈ（Ｍｏｄｉｆｉｅｄ　Ｈｕｆｆ＋ｎ
ａｎ）符号化方式のような１次元ランレングス圧縮方法
で圧縮されたデータを、そのまま密度変換するための回
路を示す。

第４図の装置においては、１次元圧縮データを再生する
ことなく、１ラインごとに１以上の記録素子を用いて別
の１次元圧縮データに変換し、出力として密度変換され
た画像データの圧縮データを取り出す。すなわち、ＲＯ
Ｍのテーブルに、予め各１次元圧縮符号をデコードし、
デコードされた画像データに対して整数倍のそれぞれに
ついて密度変換した結果の画像データを、再度１次元圧
縮した符号を登録しておくのである６例えば１ＭＨ符号
化方式では、０から６３画素までのランレングスは、タ
ーミネイテング符号で符号化される。

白ランレングス１個に対しては、”０００１１１”。

白ランレングス２個に対しては、″０１１１”、同じく
３個に対しては、”１０００”、等に符号化され、また
黒ランレングス１個に対しては、”ＯｆＯ”、　同じく
２個に対しては　ａｔｌｌｎ、同じく３個に対しては、
”１０’″等に符号化される。そして、各ラインのデー
タの後には、ライン終端符号（ＥＯＬ）が付加される。

本実施例のＲＯＭの２倍密度変換テーブルでは、主走査
方向に２倍の密度となるので、黒ランレングス１個は２
個に変換され、符号も’０１０”から’１１″に変換さ
れる必要がある。また、白ランレングス２個は４個に変
換され、符号も”０１１１”から’１０１１”に変換さ
れる必要がある。また、副走査方向へも２倍に変換され
るが、これはシリアル・パラレル変換回路によって同じ
符号を２回パラレルに出力すればよい。さらに、ＲＯＭ
への入力前には、圧縮データの１ラインのうちの変換す
べきビット数だけシフトさせることにより、シフトされ
た下位ビットパターンに対して変換テーブルで変換すれ
ばよい。

以下、第４図について、動作を説明する。

パラレル・シリアル変換回路２１は、システムバスから
送られてくる圧縮データを、シリアルに変換してシフト
レジスタ２２の端子５−ＩＮに送出する。データをシス
テムに要求するのは、コントローラ２６であり、コント
ローラ２６がデータ要求信号およびデータレディ信号を
ＣＰＵに送出すると、ＣＰＵからこのデータ要求に対し
て圧縮データ１が送出されてくる。この圧縮データ１は
、ＣＰＵからのライト信号（ＷＲＩＴＥ）によってコン
トローラ２６がパラレル・シリアル変換回路２１に対し
セット１信号を送ることにより、このセット１信号に同
期してパラレル・シリアル変換回路２１にセットされる
。次に、コントローラ２６からのイネーブル信号（ＥＮ
）により、パラレル・シリアル変換回路２１からのシリ
アル信号はシフトレジスタ２２に転送され、シフトレジ
スタ２２の端子Ｐ、○ＵＴから出力される。シフトレジ
スタ２２から出力されたシリアルデータは、ＲＯＭ２３
の端子ＡＤＲ３，ＩＮに入力される。

パラレル・シリアル変換回路２１にセットされたパラレ
ルビット数がシフトレジスタ２２にシフト終了すると、
コントローラ２６がイネーブル信号（Ｅ　Ｎ）をオフし
て、シフト動作を停止させ、ＣＰＵに次の圧縮データを
要求する。

ＲＯＭ２３は、入力された圧縮データ２から定義された
圧縮コードを検出する。すなわち、Ｍ　Ｈ符号としてそ
れぞれ定義された白ランレングスと黒ランレングスの番
数をそれぞれ計数するとともに、同期コード検出器によ
り例えばライン終端符号（ＥＯＬ）を検出し、コード検
出信号、変換後の圧縮データ３のビット数、および同期
コード検出信号をコントローラ２６に送出し、同時に、
パラレル・シリアル変換回路２４に変換圧縮データ３を
転送する。コントローラ２６は、パラレル・シリアル変
換回路２１．シフトレジスタ２２を停止させ、パラレル
・シリアル変換回路２４に圧縮データ３をセット２信号
でセットする。続いて、コントローラ２６は、圧縮デー
タ３のビット数を基にしてシフト信号を送出し、パラレ
ル・シリアル変換回路２４にセットされた変換圧縮デー
タ３の有効部分をシリアル・パラレル変換回路２５に出
力する。

コントローラ２６は、シリアル・パラレル変換回路２５
にシフトされたデータ数がシステムパスで扱うパラレル
データビット数になると、シフト信号を一時的にイネー
ブルしてシステムバスに出力すると同時に、ＣＰＵにデ
ータレディ信号を送出することにより、ＣＰＵはリード
信号をコントローラ２６に送出してシステムバスの圧縮
データ４を読み込む。

なお、ＲＯＭ２３のアドレス入力部には、ある１つのラ
ンレングス符号に関して、シフトレジスタ２２によりシ
フトされたビット数を指示する情報を入力することもあ
る。また、ＲＯＭ２３に。

圧縮データ中の同期コードを検出する機能を付加してい
るのは、バイトまたはワード・バウンダリで扱う場合に
必要となるからである。すなわち。

システム内で１ライン分の圧縮データをバイトまたはワ
ード・バウンダリで扱うときには、同期コードを検出し
た後、それまでシリアル・パラレル変換回路２５に蓄積
されている処理途中データの後に「フィル（Ｆ　１ｌｌ
ｅｒ）　Ｊ　を付加し、バウンダリに揃えて送出するよ
うにできる。そのとき、１ライン分の処理後データ数を
、ＣＰＵに知らせることもできる。通常、”　Ｆ　１ｌ
ｌｅｒ”は、■ラインのデータとＥＯＬ信号の間に挿入
するもので、データの途中に置くことはできない。

なお、入力出力部に、バッファを設けることにより、第
３図のデータ処理装置へＣＰＵがデータ・リード／ライ
トのアクセスを行うとき、データ転送処理をまとめて行
うことができるので、システムとしての処理効率が向上
する。

第５図は、第４図の他の実施例を示すデータ処理装置の
ブロック図であって、人出力バツファを前後に設けた場
合を示す。

第４図において、コントローラ２６を除く回路をすべて
処理回路３１とすると、第５図のように、処理回路３１
の前段と後段に入力バッファ３２と出力バッファ３３を
設ければ、転送処理をまとめて行うことができるので、
処理効率が上る。この場合、ライン方向つまり主走査方
向の縮小、拡大等の密度変換は、入力バッファ３２内の
圧縮データラインに対して、「処理を行わない」、「処
理を行う」、またはｒ複数回処理を行う」をそれぞれ指
定することにより、実現することができる。

複数回処理を行う場合としては、４倍に拡大するために
、２倍の変換テーブルを２回使用するとき等である。同
じようにして、出力バッファ３３内の１ライン分の処理
データに対して、「出力しない」、「出力する」、「複
数回出力する」を指定することにより、給送方向つまり
副走査方向の縮小、拡大等の密度変換が可能となる。す
なわち、縮小、拡大しないときは「出力しない」を指定
し、縮小、拡大するときには「出力する」を指定し、同
じパターンが２回出現したときには「２回出力する」を
指定する。

第６図は、第４図におけるＲＯＭのテーブルの一例を示
す図である。

ここでは、ＲＯＭイメージ（２倍ＲＯＭ）で、ＨＭ符号
使用の場合を示している。テーブルは、入力側と出力側
に分けられ、入力側メモには、ターミネイテイング符号
に変換を要するビット数が記録され、例えば、ＴＣＣ２
０黒の２ビツトを２倍に変換することを示している。入
力アドレスとしてパラレル・シリアル変換回路２２のシ
フト数と入力された圧縮データが記録され、出力データ
として検出信号とビット数と変換データが記録される。

ＴＣＣ２０よびＴＣＣ２０場合には、変換される画素が
黒２ビットおよび黒３ビットであるため、ツレぞれＭＨ
符号は’Ｏ〜００１０”、０〜ｏｏｔｔ”であり、下位
２ビツトが変換対象となるのでシフト数は開方共００１
０つまり２ビツトである。これらに対して、出力データ
として、コード検出信号は開方共゛″１′″をコントロ
ーラ２６に出力し、ライン方向に２倍拡大された黒４ビ
ットと黒６ビツトのＭＨ符号は、それぞれ”０１１”、
”００１０”であるから、変換すべきビット数は００１
１つまり３ビツトと０１００つまり４ビツトであり、ま
た変換データは’０１１”と”００１０”である。出力
側メモには、変換された黒４ビットと黒６ビツトをｉｉ
！録する。

ここまでは１本発明の詳細な説明の説明である。第４図
および第５図の装置では、整数倍の密度変換のみが可能
であり、それ以外の倍率での変換は端数が発生し、その
処理ができなかった。

そこで、本発明では、整数以外の倍率でも変換できるよ
うにする。すなわち、すべての倍率の拡大、縮小等を含
む密度変換ができるようにするため、補正用のコードブ
ロックを設ける。

第１図は１本発明の一実施例を示す変換用ＲＯＭの構成
図である。

第１図では、第４図の下方の一部の改良された箇所のみ
が示されている。第１図において、２３は第４図に示す
ＲＯＭ、２４は同じくパラレル・シリアル変換回路、２
７が本発明で付加される補正用コードブロックである。

この補正用コードブロックは、ＲＯＭ２３に内蔵しても
よく、また第１図に示すように、ＲＯＭ２３に接続して
もよい。

補正用コードブロック２７のデータ端子りにはＲＯＭ２
３からの出力が接続され、出力端子ＱからはＲＯＭ２３
のアドレス入力に指定信号がフィードバックされる。ま
た、セット端子ｓｅｔには、コントローラ２６からのセ
ット信号（ｓ　ｅ　ｔ　２）が入力される。

いま、ある入力圧縮データを変換した時、補正コードを
ＲＯＭ２３から出力して補正用ブロック２７のＤ端子に
ラッチする。補正用ブロック２７は、補正コードの内容
により変換テーブルの系を変更する指定信号をＲＯＭ２
３のアドレス入力に送る。これによって、ＲＯＭ２３は
整数用、端数用等の各テーブルに切替えて変換を行う。

なお、補正コードと変更するテーブルの関係は、第２図
により説明する。

次に、整数以外の倍率として１．５倍の変換の場合につ
いて、説明する。

ｎ番目のランレングスが３ドツトのとき、１゜５倍に変
換された結果、ランレングスは４．５ドツトになる。こ
の場合、ＲＯＭ２３では、変換できないので、ＲＯＭ２
３からの圧縮データ３出力は４ドツトにして、同時に補
正コードを補正用コードブロック２７に出力する。すな
わち、ＲＯＭ２３からのランレングス出力は４ドツトに
し、補正コードを出力して１次のコード検出の時に、＋
０．５ドツト処理を行うテーブル系を使用して変換を行
うのである。

０．５テーブル系では、（ａ）次のランレングスが３ド
ツトの場合には、変換後は４．５になるが、これを５ド
ツトとして出力し、補正コードは通常処理を行うテーブ
ル系を選択するように出力する。

また、（ｂ）次のランレングスが２ドツトの場合、変換
後は３ドツトになり、この場合にはそのまま３ドツトに
相当するコードを出力し、補正コードは＋〇、５処ｉの
テーブル系にする。

このようにして、補正分が残ったまま１ラインのエンド
まで到達した時には、最後の圧縮コードにより補正する
。上記のように、補正分を常に十′（プラス）するよう
なコード系で通常処理テーブルを作成しておけば、ライ
ンエンドでの誤差修正は問題ない。

第２図は、第１図におけるＲＯＭのブロックイメージを
示す図であって、補正コードと使用するテーブルの関係
を示す。

ここでは、ＲＯＭ２３から出力する補正コードを、２ビ
ツトとして説明する。このビット数は、密度変換倍率に
より異なる。補正コードｒｅ　００　ｔｏのときには、
入力された圧縮データ２に対して、そのまま変換するテ
ーブル系（Ｔａｂｌｅｔ）をアクセスする。また、補正
コードＩＩ　ＯＩ　Ｈのときには、圧縮データ２に対し
て補正１を行ったランレングスで変換するテーブル系（
Ｔａｂｌｅｌ）をアクセスする。

同じようにして、補正コード１１１０　ＩＩのときには
、Ｔａｂｌｅ２　（補正２を行ったランレングスで変換
する）を、補正コード″１１′′のときには、Ｔａｂｌ
ｅ３（補正３を行ったランレングスで変換する）を、そ
れぞれアクセスする。

第３図は、第１図のＲＯＭ内のイメージを示す図である
。

第３図のテーブルの中で、入力アドレスに「補正コード
」の欄を、また、出力データの有効ビット数と変換コー
ドの間に「補正コード」の欄を。

それぞれ挿入する。補正コード゛’ｏｏ”に対して、次
の入力アドレスがｎのとき、検出ビットが“１″、有効
ビット数がＸｎ、補正コードＸｌ、変換コードｎのテー
ブルをそのまま使用して変換する。同じようにして、ア
ドレスｎ＋１のときにも、検出ビットＩＩ　１　Ｆ＋、
有効ビット数Ｘｎヤ１、補正コードＸ２、変換コード（
ｎ＋１）のテーブルをそのまま使用する。

このように、本実施例では、第４図または第５図に示す
データ処理装置に第１図の補正コードブロック２７を設
けることにより、圧縮データを密度変換する場合、再生
せずに圧縮データのまま密度変換することができ、その
際に整数以外の倍率の変換でも円滑に処理することがで
きるので、膨大な量の画像データの密度変換に対してシ
ステムの処理時間が短縮され、処理効率が向上する。

効　　　果 以上説明したようレコ、本発明によれば、すべての倍率
の密度変換を、圧縮データのまま処理することができる
ので、処理プロセス全体のパフォーマンスを向上できる
利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデータ処理装置の要部
ブロック図、第２図は第１図における補正コードと使用
テーブルとの関係図、第３図は第１図におけるＲＯＭテ
ーブルの内容説明図、第４図は本発明の基礎となるデー
タ処理装置のブロック図、第５図は第４図の他の実施例
を示すブロック図、第６図は第４図におけるＲＯＭ内の
テーブル説明図、第７図は従来のデータ処理システムの
ブロック図、第８図は第７図の各種動作フローチャート
である。 ２１：パラレル・シリアル変換回路、２２：シフトレジ
スタ、２３　：ＲＯＭ、２４　：パラレル・シリアル変
換回路、２５ニジリアル・パラレル変換回路、２６：コ
ントローラ、２７：補正コードブロック、３２：入力バ
ッファ、３３：出力バッファ。 第　　　３　　　図 第　　　５　　　図 第　　　７　　　図 第　　　８　　　図 第　　　８　　　　図 （ｅ）

Claims (2)

【特許請求の範囲】
1. （１）圧縮された画像データに対して拡大、縮小等の密
   度変換を行うデータ処理装置において、入力された１次
   元圧縮データを別の１次元圧縮データに変換するための
   記録素子からなる変換手段と、該変換手段の変換処理に
   伴う補正を行う手段とを有し、該補正手段により整数倍
   以外の補正分を常に次の入力データと加算する状態で順
   次繰り返すことを特徴とするデータ処理装置。
2. （２）上記変換手段には、前段に接続され、変換処理を
   行うか否か、複数回行うか等の制御を行う入力バッファ
   と、後段に接続され、出力するか否か、複数回出力する
   か等の制御を行う出力バッファとを有することを特徴と
   する特許請求の範囲第１項記載のデータ処理装置。