JPS62157408A - 変調器 - Google Patents
変調器Info
- Publication number
- JPS62157408A JPS62157408A JP61301829A JP30182986A JPS62157408A JP S62157408 A JPS62157408 A JP S62157408A JP 61301829 A JP61301829 A JP 61301829A JP 30182986 A JP30182986 A JP 30182986A JP S62157408 A JPS62157408 A JP S62157408A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0004—Circuit elements of modulators
- H03C2200/0012—Emitter or source coupled transistor pairs or long tail pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0004—Circuit elements of modulators
- H03C2200/002—Filters with particular characteristics
Landscapes
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力信号を受け取る第１入力側と、補正信号を
受け取る第２入力側とを有し、第１および第２出力側の
零入力電流を調整する第１差動増幅器と、 制御入力側が、第１差動増幅器の２個の出力側の一方に
夫々結合され、搬送波信号を受け取るため相互接続され
た差動入力側を有し、被変調信号を供給するため相互接
続された差動入力側を有する第２差動増幅器および第３
差動増幅器と、第１差動増幅器の第１出力側での電流と
第２出力側での電流との差に比例する差信号をこの入力
側に少なくとも一時的に供給する差信号供給手段に結合
される入力側を有し、記憶装置を経て第１差動増幅器の
第２入力側に結合される出力側とを有する制御増幅器と
を具える変調器に関するものである。
受け取る第２入力側とを有し、第１および第２出力側の
零入力電流を調整する第１差動増幅器と、 制御入力側が、第１差動増幅器の２個の出力側の一方に
夫々結合され、搬送波信号を受け取るため相互接続され
た差動入力側を有し、被変調信号を供給するため相互接
続された差動入力側を有する第２差動増幅器および第３
差動増幅器と、第１差動増幅器の第１出力側での電流と
第２出力側での電流との差に比例する差信号をこの入力
側に少なくとも一時的に供給する差信号供給手段に結合
される入力側を有し、記憶装置を経て第１差動増幅器の
第２入力側に結合される出力側とを有する制御増幅器と
を具える変調器に関するものである。
断る回路配置はヨーロッパ特許第０．０４０，２７４号
公報明細書から既知である。この回路配置は、例えば再
生中に、クロミナンス信号を、高い周波数帯から低い周
波数帯に変換するか、またはクロミナンス信号を低い周
波数帯から高い周波数帯に変換する。クロミナンス信号
は、２個の即ちカラー信号およびバースト信号の信号成
分を具え、これら信号は周期的に繰り返され、これら信
号間に信号ギャップを発生する。
公報明細書から既知である。この回路配置は、例えば再
生中に、クロミナンス信号を、高い周波数帯から低い周
波数帯に変換するか、またはクロミナンス信号を低い周
波数帯から高い周波数帯に変換する。クロミナンス信号
は、２個の即ちカラー信号およびバースト信号の信号成
分を具え、これら信号は周期的に繰り返され、これら信
号間に信号ギャップを発生する。
第１差動増幅器は２個のトランジスタを具え、これらト
ランジスタのエミッタは電流発生源に結合される。入力
信号は第１トランジスタのベースに供給され、補正信号
は第２トランジスタのベースに供給される。第１トラン
ジスタのコレクタは第３トランジスタのエミッタおよび
第４トランジスタのエミッタに接続され、このコレクタ
は第２差動増幅器の制御入力側を形成する。第２トラン
ジスタのコレクタは第５トランジスタのエミッタおよび
第６トランジスタのエミッタに接続され、このコレクタ
は第３差動増幅器の制御入力側を形成する。搬送波信号
は第３トランジスタのベースおよび第４トランジスタの
ベースの間に供給される。第３トランジスタのベース、
および第５トランジスタのベース並びに第４トランジス
タのベースおよび第６トランジスタのベースは相互接続
される。被変調信号は第２および第３差動増幅器の結合
差動出力側から得られ、即ち第３トランジスタのコレク
タおよび第５トランジスタのコレクタ並びに第４トラン
ジスタのコレクタおよび第６トランジスタのコレクタは
相互接続される。
ランジスタのエミッタは電流発生源に結合される。入力
信号は第１トランジスタのベースに供給され、補正信号
は第２トランジスタのベースに供給される。第１トラン
ジスタのコレクタは第３トランジスタのエミッタおよび
第４トランジスタのエミッタに接続され、このコレクタ
は第２差動増幅器の制御入力側を形成する。第２トラン
ジスタのコレクタは第５トランジスタのエミッタおよび
第６トランジスタのエミッタに接続され、このコレクタ
は第３差動増幅器の制御入力側を形成する。搬送波信号
は第３トランジスタのベースおよび第４トランジスタの
ベースの間に供給される。第３トランジスタのベース、
および第５トランジスタのベース並びに第４トランジス
タのベースおよび第６トランジスタのベースは相互接続
される。被変調信号は第２および第３差動増幅器の結合
差動出力側から得られ、即ち第３トランジスタのコレク
タおよび第５トランジスタのコレクタ並びに第４トラン
ジスタのコレクタおよび第６トランジスタのコレクタは
相互接続される。
クロミナンス信号を低い周波数帯から高い周波数帯に変
換するため、第１トランジスタのコレクタの零入力電流
および第２トランジスタのコレクタの零入力電流は、信
号を副搬送波による影響から防ぐためほぼ等しくする必
要がある。第１または第２トランジスタのコレクタ零入
力電流とは、入力信号が入力されない状態で流れる電流
である。
換するため、第１トランジスタのコレクタの零入力電流
および第２トランジスタのコレクタの零入力電流は、信
号を副搬送波による影響から防ぐためほぼ等しくする必
要がある。第１または第２トランジスタのコレクタ零入
力電流とは、入力信号が入力されない状態で流れる電流
である。
この既知の回路配置において、零入力電流は以下のよう
に補正される。第２差動増幅器の制御入力側は第１スイ
ツチングトランジスタに接続され、第３差動増幅器の制
御入力側は第２スイツチングトランジスタに接続される
。この２個のスイッチングトランジスタは、制御増幅器
に接続され、この制御増幅器は第２トランジスタのベー
スに接地コンデンサを経て結合される。差動増幅器は零
入力電流を調整する補正信号を供給する。スイッチング
トランジスタは水平パルスの発生中にしゃ断されている
。この理由は、この時間中のクロミナンス信号における
信号ギャップであるからである。
に補正される。第２差動増幅器の制御入力側は第１スイ
ツチングトランジスタに接続され、第３差動増幅器の制
御入力側は第２スイツチングトランジスタに接続される
。この２個のスイッチングトランジスタは、制御増幅器
に接続され、この制御増幅器は第２トランジスタのベー
スに接地コンデンサを経て結合される。差動増幅器は零
入力電流を調整する補正信号を供給する。スイッチング
トランジスタは水平パルスの発生中にしゃ断されている
。この理由は、この時間中のクロミナンス信号における
信号ギャップであるからである。
スイッチングトランジスタは水平パルスの発生中にのみ
導通ずることを保証するため、制御回路はスイッチング
トランジスタを制御する必要がある。
導通ずることを保証するため、制御回路はスイッチング
トランジスタを制御する必要がある。
制御増幅器は水平パルスが現われている時間中に補正信
号のみを発生し、この補正信号はコンデンサに蓄積され
る。これがため、コンデンサは一般に大きくなり、変調
器が集積回路として組立てられる場合に集積することが
できない。
号のみを発生し、この補正信号はコンデンサに蓄積され
る。これがため、コンデンサは一般に大きくなり、変調
器が集積回路として組立てられる場合に集積することが
できない。
本発明の目的は、前記制御回路のない制御増幅器が補正
信号を絶えず供給するようにした上記変調器を提供せん
とするにある。
信号を絶えず供給するようにした上記変調器を提供せん
とするにある。
本発明の目的を達成するため、入力信号を受け取る第１
入力側と、補正信号を受け取る第２入力側とを有し、第
１および第２出力側の零入力電流を調整する第１差動増
幅器と、 制御入力側が、第１差動増幅器の２個の出力側の一方に
夫々結合され、搬送波信号を受け取るため相互接続され
た差動入力側を有し、被変調信号を供給するため相互接
続された差動入力側を有する第２差動増幅器および第３
差動増幅器と、第１差動増幅器の第１出力側での電流と
第２出力側での電流との差に比例する差信号をこの入力
側に少なくとも一時的に供給する差信号供給手段に結合
される入力側を有し、記憶装置を経て第１差動増幅器の
第２入力側に結合される出力側とを存する制御増幅器と
を具える変調器において、前記差信号供給手段は、入力
信号を退ける低域通過フィルタを具え、差信号を制御増
幅器に前記低域通過フィルタを経て絶えず差信号を供給
するように構成することを特徴とする。
入力側と、補正信号を受け取る第２入力側とを有し、第
１および第２出力側の零入力電流を調整する第１差動増
幅器と、 制御入力側が、第１差動増幅器の２個の出力側の一方に
夫々結合され、搬送波信号を受け取るため相互接続され
た差動入力側を有し、被変調信号を供給するため相互接
続された差動入力側を有する第２差動増幅器および第３
差動増幅器と、第１差動増幅器の第１出力側での電流と
第２出力側での電流との差に比例する差信号をこの入力
側に少なくとも一時的に供給する差信号供給手段に結合
される入力側を有し、記憶装置を経て第１差動増幅器の
第２入力側に結合される出力側とを存する制御増幅器と
を具える変調器において、前記差信号供給手段は、入力
信号を退ける低域通過フィルタを具え、差信号を制御増
幅器に前記低域通過フィルタを経て絶えず差信号を供給
するように構成することを特徴とする。
本発明の変調器において、低域通過フィルタは差信号の
高周波成分を受けつけなく、このため制御増幅器は零入
力電流の非対称に相当する直流信号を受け取る。入力信
号が例えばクロミナンス信号である場合には、低域通過
フィルタは高周波・バースト信号および高周波カラー信
号を受けつけない。この場合に制御増幅器はクロミナン
ス信号の信号ギャップの信号に等しい直流信号を絶えず
受け取る。従来と比較して、制御増幅器は補正信号を絶
えず供給し、このため零入力電流の非対称を極めて迅速
に除去する。さらに補正信号が定常的に現われる結果と
して蓄積コンデンサを、小さくすることができる。
高周波成分を受けつけなく、このため制御増幅器は零入
力電流の非対称に相当する直流信号を受け取る。入力信
号が例えばクロミナンス信号である場合には、低域通過
フィルタは高周波・バースト信号および高周波カラー信
号を受けつけない。この場合に制御増幅器はクロミナン
ス信号の信号ギャップの信号に等しい直流信号を絶えず
受け取る。従来と比較して、制御増幅器は補正信号を絶
えず供給し、このため零入力電流の非対称を極めて迅速
に除去する。さらに補正信号が定常的に現われる結果と
して蓄積コンデンサを、小さくすることができる。
西独国特許第３２１３５０６号公報明細書から分かるよ
うに、２個の並列に配置された差動増幅器により交流信
号を増幅する回路配置が既知である。
うに、２個の並列に配置された差動増幅器により交流信
号を増幅する回路配置が既知である。
２個の差動増幅器の出力側は増幅器に交流信号を供給す
る２個のトランジスタに接続される。この出力信号は制
御回路に供給され、制御回路は、第１および第２低域通
過フィルタを具え、並列接続された差動増幅器の１つの
出力側に供給される制御信号を発生する。この制御回路
は出力信号の直流オフセットに対し補償する。本発明の
変調器において、第１差動増幅器の出力側の零入力電流
を互に等しくする必要がある。第１差動増幅器の出力信
号の直流オフセットおよび被変調信号の直流オフセット
を補償する必要はない。さらに、本発明の変調器におけ
る低域通過フィルタは、第１差動増幅器の出力信号を受
け取り、第２および第３差動増幅器即ち２個の並列接続
差動増幅器の出力信号を受け取らない。第１差動増幅器
の、第１出力側の電流と第２出力側の電流との差に比例
する差信号は、以下の回路により発生され、この回路は
、第２差動増幅器の制御入力側および第３差動増幅器の
制御入力側を、低域通過フィルタに接続される第１差動
増幅器の２個の出力側の１つに電流検知抵抗により夫々
結合して構成される。また、２個のカレント・ミラーに
より比例差信号を得ることも可能である。
る２個のトランジスタに接続される。この出力信号は制
御回路に供給され、制御回路は、第１および第２低域通
過フィルタを具え、並列接続された差動増幅器の１つの
出力側に供給される制御信号を発生する。この制御回路
は出力信号の直流オフセットに対し補償する。本発明の
変調器において、第１差動増幅器の出力側の零入力電流
を互に等しくする必要がある。第１差動増幅器の出力信
号の直流オフセットおよび被変調信号の直流オフセット
を補償する必要はない。さらに、本発明の変調器におけ
る低域通過フィルタは、第１差動増幅器の出力信号を受
け取り、第２および第３差動増幅器即ち２個の並列接続
差動増幅器の出力信号を受け取らない。第１差動増幅器
の、第１出力側の電流と第２出力側の電流との差に比例
する差信号は、以下の回路により発生され、この回路は
、第２差動増幅器の制御入力側および第３差動増幅器の
制御入力側を、低域通過フィルタに接続される第１差動
増幅器の２個の出力側の１つに電流検知抵抗により夫々
結合して構成される。また、２個のカレント・ミラーに
より比例差信号を得ることも可能である。
一実施例において、低域通過フィルタは第４差動増幅器
を具え、この第４差動増幅器は２個のトランジスタを具
え、これらトランジスタのベースは抵抗を経て第１差動
増幅器の出力側に夫々接続され、これらトランジスタの
ベース・コレクタ接合はコンデンサと並列に夫々配設さ
れ、これはトランジスタのコレクタは低域通過フィルタ
の出力側を構成する。第４差動増幅器および抵抗の利得
を正確に決めるならば、変調器を集積回路として組立て
る際にコンデンサをも集積化することができる。別の実
施例において、制御増幅器は第５差動増幅器を具え、こ
の増幅器は、低域通過フィルタの出力信号を受け取り、
カレント・ミラーに結合される出力側を有する。
を具え、この第４差動増幅器は２個のトランジスタを具
え、これらトランジスタのベースは抵抗を経て第１差動
増幅器の出力側に夫々接続され、これらトランジスタの
ベース・コレクタ接合はコンデンサと並列に夫々配設さ
れ、これはトランジスタのコレクタは低域通過フィルタ
の出力側を構成する。第４差動増幅器および抵抗の利得
を正確に決めるならば、変調器を集積回路として組立て
る際にコンデンサをも集積化することができる。別の実
施例において、制御増幅器は第５差動増幅器を具え、こ
の増幅器は、低域通過フィルタの出力信号を受け取り、
カレント・ミラーに結合される出力側を有する。
零入力電流を予め調整できるようにするため、第１差動
増幅器の第１入力側および第２入力側を基準電圧源に分
圧器を経て結合する。分圧器は、第１差動増幅器の入力
側の電圧を予め調整し得るようにする。
増幅器の第１入力側および第２入力側を基準電圧源に分
圧器を経て結合する。分圧器は、第１差動増幅器の入力
側の電圧を予め調整し得るようにする。
第２差動増幅器の制御入力側および第３差動増幅器の制
御入力側を低域通過フィルタの入力側から減結合するた
め、第２および第３差動増幅器の制御入力側をトランジ
スタのコレクタに結合する。
御入力側を低域通過フィルタの入力側から減結合するた
め、第２および第３差動増幅器の制御入力側をトランジ
スタのコレクタに結合する。
このトランジスタのエミッタは第１差動増幅器の出力側
の１つに結合し、このトランジスタのベースは基準電圧
とする。
の１つに結合し、このトランジスタのベースは基準電圧
とする。
変調器における記憶装置は、設置されるコンデンサとす
ることができる。制御増幅器は補正信号を絶えず供給す
るため、コンデンサは既知の回路配置におけるものより
小さくなる。制御利得を適宜選定するならば、回路配置
を集積化する場合におけるこのコンデンサの集積化も可
能なる。
ることができる。制御増幅器は補正信号を絶えず供給す
るため、コンデンサは既知の回路配置におけるものより
小さくなる。制御利得を適宜選定するならば、回路配置
を集積化する場合におけるこのコンデンサの集積化も可
能なる。
一実施例において、第１差動増幅器は、ベースが第１入
力側を構成し、コレクタが第１出力側を構成し、エミッ
タが第１差動増幅器の別のトランジスタのエミッタに結
合されるトランジスタを具え、前記別のトランジスタの
ベースは第２入力側を構成し、そのコレクタは第２出力
側を構成するようにする。
力側を構成し、コレクタが第１出力側を構成し、エミッ
タが第１差動増幅器の別のトランジスタのエミッタに結
合されるトランジスタを具え、前記別のトランジスタの
ベースは第２入力側を構成し、そのコレクタは第２出力
側を構成するようにする。
他の実施例において、第２および第３差動増幅器は２個
のトランジスタを夫々具え、このトランジスタの結合エ
ミッタは制御入力側を構成し、そのベースは差入力側を
構成し、そのコレクタは差出力側を構成する。
のトランジスタを夫々具え、このトランジスタの結合エ
ミッタは制御入力側を構成し、そのベースは差入力側を
構成し、そのコレクタは差出力側を構成する。
この変調器を、クロミナンス信号を他の周波数帯に変換
するために利用し得るテレビ受像機または映像記録およ
び／または再生装置（例えばビデオレコーダ）に使用す
ることができる。
するために利用し得るテレビ受像機または映像記録およ
び／または再生装置（例えばビデオレコーダ）に使用す
ることができる。
本発明の実施例を図面に基づき説明する。
図面に示される変調器は、例えば、ビデオレコーダによ
り再生されたクロミナンス信号を、６２７ｋＨｚの周波
数を有する第１搬送波から４．４３ＭＨｚの周波数を有
する第２ｉ１１送波に変調するために使用される。クロ
ミナンス信号をＮＰＮ型トランジスタ１のベースに供給
し、このトランジスタ１のエミッタを抵抗２を経て被接
地電流発生源３に接続するとともに抵抗４を経てＮＰＮ
型トランジスタ５のエミッタに接続する。トランジスタ
１のベースは、トランジスタ１および５を具える第１差
動増幅器６の第１人力の入力側子を構成する。
り再生されたクロミナンス信号を、６２７ｋＨｚの周波
数を有する第１搬送波から４．４３ＭＨｚの周波数を有
する第２ｉ１１送波に変調するために使用される。クロ
ミナンス信号をＮＰＮ型トランジスタ１のベースに供給
し、このトランジスタ１のエミッタを抵抗２を経て被接
地電流発生源３に接続するとともに抵抗４を経てＮＰＮ
型トランジスタ５のエミッタに接続する。トランジスタ
１のベースは、トランジスタ１および５を具える第１差
動増幅器６の第１人力の入力側子を構成する。
トランジスタ１のコレクタを電流検知抵抗７を経てＮＰ
Ｎ型トランジスタ８のエミッタに接続し、トランジスタ
５のコレクタを電流検知抵抗９を経てＮＰＮ型１−ラン
ジスタ１０のエミッタに接続する。
Ｎ型トランジスタ８のエミッタに接続し、トランジスタ
５のコレクタを電流検知抵抗９を経てＮＰＮ型１−ラン
ジスタ１０のエミッタに接続する。
２個の電流検知抵抗７および９は同一抵抗値を有する。
トランジスタ８のベースおよびトランジスタ１０のベー
スを抵インピーダンス電圧発生源Ｕ ｒｅｆに接続する
。トランジスタ８のコレクタをＮＰＮ型トランジスタ１
５のエミッタに接続するとともにＮＰＮ型トランジスタ
１６のエミッタに接続する。
スを抵インピーダンス電圧発生源Ｕ ｒｅｆに接続する
。トランジスタ８のコレクタをＮＰＮ型トランジスタ１
５のエミッタに接続するとともにＮＰＮ型トランジスタ
１６のエミッタに接続する。
トランジスタ１５のコレクタおよびトランジスタ１６の
コレクタを抵抗１７および１８を夫々経て電圧発生源Ｕ
ｂに接続する。トランジスタ１５および１６は第２差動
増幅器１９を構成する。
コレクタを抵抗１７および１８を夫々経て電圧発生源Ｕ
ｂに接続する。トランジスタ１５および１６は第２差動
増幅器１９を構成する。
トランジスタ１０のコレクタをＮＰＮ型トランジスタ２
０のエミッタおよびＮＰＮ型トランジスタ２１のエミッ
タの間の接点に接続する。第３差動増幅器を形成するト
ランジスタ２０および２１を以下のようにして第２の差
動増幅器に結合する。周波数５．０６ＭＨｚを有する搬
送波信号を、トランジスタ１５のベースおよびトランジ
スタ２１のベースにより構成される第１の入力側子と、
トランジスタ１６のベースおよびトランジスタ２０のベ
ースの間の接続点に接続される第２の入力側子との間に
供給する。
０のエミッタおよびＮＰＮ型トランジスタ２１のエミッ
タの間の接点に接続する。第３差動増幅器を形成するト
ランジスタ２０および２１を以下のようにして第２の差
動増幅器に結合する。周波数５．０６ＭＨｚを有する搬
送波信号を、トランジスタ１５のベースおよびトランジ
スタ２１のベースにより構成される第１の入力側子と、
トランジスタ１６のベースおよびトランジスタ２０のベ
ースの間の接続点に接続される第２の入力側子との間に
供給する。
被変調信号は、トランジスタ２０のコレクタに接続され
るトランジスタ１５のコレクタと、トランジスタ２１の
コレクタに接続されるトランジスタ１６のコレクタとの
間で得ることができる。被変調信号は周波数４．４３Ｍ
Ｈｚを有する搬送波に変調されたクロミナンス信号を有
する。このようにして３個の差動増幅器６．１９および
２２はそれ自体で四象限乗算器を形成する。トランジス
タ８および１０は差動増幅器６を差動増幅器１９および
２２から減結合するために利用できる。
るトランジスタ１５のコレクタと、トランジスタ２１の
コレクタに接続されるトランジスタ１６のコレクタとの
間で得ることができる。被変調信号は周波数４．４３Ｍ
Ｈｚを有する搬送波に変調されたクロミナンス信号を有
する。このようにして３個の差動増幅器６．１９および
２２はそれ自体で四象限乗算器を形成する。トランジス
タ８および１０は差動増幅器６を差動増幅器１９および
２２から減結合するために利用できる。
画像再生が妨害されるのを防止するため、トランジスタ
１のコレクタ零入力側子およびトランジスタ５のコレク
タ零入力電流を等しくする必要がある。トランジスタ１
および５は完全に対称にすることができないため、前記
コレクタ零入力電流を調整するための補正信号を、第１
差動増幅器の第２人力の入力側子、例えばトランジスタ
５のベースに供給する。
１のコレクタ零入力側子およびトランジスタ５のコレク
タ零入力電流を等しくする必要がある。トランジスタ１
および５は完全に対称にすることができないため、前記
コレクタ零入力電流を調整するための補正信号を、第１
差動増幅器の第２人力の入力側子、例えばトランジスタ
５のベースに供給する。
電流検知抵抗７の両端に、トランジスタ１のコレクタ電
流に比例する電圧を発生し、トランジスタ５のコレクタ
電流に比例する電圧を電流検知抵抗９の両端に発生する
。これら電圧の間の差は低域通過フィルタ２５のための
入力電圧である。低域通過フィルタ２５はＮＰＮ型トラ
ンジスタ２７およびＮＰＮ型トランジスタ２８を具える
第４の差動増幅器２６を具える。トランジスタ２７のベ
ースを抵抗３２を経てトランジスタ１のコレクタに接続
し、トランジスタ２８のベースを抵抗３３を経てトラン
ジスタ５のコレクタに接続する。トランジスタ２７のエ
ミッタおよびトランジスタ２８のエミッタを接地された
電流発生源２９に接続する。コンデンサ３４をトランジ
スタ２７のベース・コレクタ接合と並列に設け、コンデ
ンサ３５をトランジスタ２８のベース・コレクタ接合と
並列に設ける。トランジスタ２７のコレクタおよびトラ
ンジスタ２８のコレクタを抵抗３６および３７を夫々経
て電圧発生＃Ｕｂに接続する。低域通過フィルタ２５の
出力信号を、トランジスタ２７のコレクタおよびトラン
ジスタ２８のコレクタの間で得ることができる。第４の
差動増幅器２６は利得６〜７を有し、抵抗３２および３
３は１０ ｋΩの抵抗値を夫々有する。２個のコンデン
サ３４および３５は、８ｐＦの容量を有し、これらコン
デンサは、変調器が集積回路として組立てられる場合に
、集積されることができる。低域通過フィルタ２５は、
約３００ｋＨｚのしゃ断周波数を有し、このフィルタ２
５はクロミナンス信号を退け、コレクタ零入力電流の差
に比例する信号をその出力に発生する。
流に比例する電圧を発生し、トランジスタ５のコレクタ
電流に比例する電圧を電流検知抵抗９の両端に発生する
。これら電圧の間の差は低域通過フィルタ２５のための
入力電圧である。低域通過フィルタ２５はＮＰＮ型トラ
ンジスタ２７およびＮＰＮ型トランジスタ２８を具える
第４の差動増幅器２６を具える。トランジスタ２７のベ
ースを抵抗３２を経てトランジスタ１のコレクタに接続
し、トランジスタ２８のベースを抵抗３３を経てトラン
ジスタ５のコレクタに接続する。トランジスタ２７のエ
ミッタおよびトランジスタ２８のエミッタを接地された
電流発生源２９に接続する。コンデンサ３４をトランジ
スタ２７のベース・コレクタ接合と並列に設け、コンデ
ンサ３５をトランジスタ２８のベース・コレクタ接合と
並列に設ける。トランジスタ２７のコレクタおよびトラ
ンジスタ２８のコレクタを抵抗３６および３７を夫々経
て電圧発生＃Ｕｂに接続する。低域通過フィルタ２５の
出力信号を、トランジスタ２７のコレクタおよびトラン
ジスタ２８のコレクタの間で得ることができる。第４の
差動増幅器２６は利得６〜７を有し、抵抗３２および３
３は１０ ｋΩの抵抗値を夫々有する。２個のコンデン
サ３４および３５は、８ｐＦの容量を有し、これらコン
デンサは、変調器が集積回路として組立てられる場合に
、集積されることができる。低域通過フィルタ２５は、
約３００ｋＨｚのしゃ断周波数を有し、このフィルタ２
５はクロミナンス信号を退け、コレクタ零入力電流の差
に比例する信号をその出力に発生する。
低域通過フィルタ２５の出力信号を制御増幅器４０に供
給する。この制御増幅器４０は第５の差動増幅器４１お
よびカレント・ミラー４２を具える。差動増幅器４１は
、そのベースがトランジスタ２８のコレクタに接続され
るＰＮＰ型トランジスタ４３と、そのベースがトランジ
スタ２７のコレクタに接続されるＰＮＰ型トランジスタ
４４とを具える。トランジスタ４３のエミッタおよびト
ランジスタ４４のエミッタを電流発生源４５に接続し、
この電流発生源４５を電圧発生１ｕｂに接続する。トラ
ンジスタ４４のコレクタをＮＰＮ型トランジスタ４６の
コレクタ並びにこのトランジスタ４６のベースおよびＮ
ＰＮ型トランジスタ４７のベースに接続する。カレント
・ミラー４２は、トランジスタ４６および４７に加えて
、抵抗４８を具える。抵抗４８は、接地されるとともに
トランジスタ４７のエミッタに接続される。トランジス
タ４３のコレクタおよびトランジスタ４７のコレクタを
トランジスタ５のベースおよび被接地コンデンサ５０に
接続する。差動増幅器４１の利得係数を適宜選択すると
、ｌｎＦのキャパシタンスを有するコンデンサ５０を集
積化することができる。この理由は補正信号が絶えず現
われるため、このコンデンサを従来より小さくすること
ができるからである。
給する。この制御増幅器４０は第５の差動増幅器４１お
よびカレント・ミラー４２を具える。差動増幅器４１は
、そのベースがトランジスタ２８のコレクタに接続され
るＰＮＰ型トランジスタ４３と、そのベースがトランジ
スタ２７のコレクタに接続されるＰＮＰ型トランジスタ
４４とを具える。トランジスタ４３のエミッタおよびト
ランジスタ４４のエミッタを電流発生源４５に接続し、
この電流発生源４５を電圧発生１ｕｂに接続する。トラ
ンジスタ４４のコレクタをＮＰＮ型トランジスタ４６の
コレクタ並びにこのトランジスタ４６のベースおよびＮ
ＰＮ型トランジスタ４７のベースに接続する。カレント
・ミラー４２は、トランジスタ４６および４７に加えて
、抵抗４８を具える。抵抗４８は、接地されるとともに
トランジスタ４７のエミッタに接続される。トランジス
タ４３のコレクタおよびトランジスタ４７のコレクタを
トランジスタ５のベースおよび被接地コンデンサ５０に
接続する。差動増幅器４１の利得係数を適宜選択すると
、ｌｎＦのキャパシタンスを有するコンデンサ５０を集
積化することができる。この理由は補正信号が絶えず現
われるため、このコンデンサを従来より小さくすること
ができるからである。
第１の差動増幅器６の第２人力のための補正信号は、ト
ランジスタ４３のコレクタおよびトランジスタ４７のコ
レクタの間の接続点に現われる。
ランジスタ４３のコレクタおよびトランジスタ４７のコ
レクタの間の接続点に現われる。
トランジスタｌのベースを抵抗５５に接続し、トランジ
スタ５のベースを抵抗５６に接続する。これら抵抗は抵
抗５７および５８を具える分圧器に接続される。さらに
抵抗５７を電圧発生源Ｕｂに接続し、抵抗５８を接地す
る。抵抗５５〜５８は零入力電流を予め調整し得るよう
にする。
スタ５のベースを抵抗５６に接続する。これら抵抗は抵
抗５７および５８を具える分圧器に接続される。さらに
抵抗５７を電圧発生源Ｕｂに接続し、抵抗５８を接地す
る。抵抗５５〜５８は零入力電流を予め調整し得るよう
にする。
第１図は本発明の変調器を示す回路図である。
６・・・第１差動増幅器 １９・・・第２差動増幅器
２２・・・第３差動増幅器 ２５・・・低域通過フィ
ルタ４０・・・制御増幅器
２２・・・第３差動増幅器 ２５・・・低域通過フィ
ルタ４０・・・制御増幅器
Claims (1)
- 【特許請求の範囲】 １、入力信号を受け取る第１入力側と、補正信号を受け
取る第２入力側とを有し、第１および第２出力側の零入
力電流を調整する第１差動増幅器と、 制御入力側が、第１差動増幅器の２個の出 力側の一方に夫々結合され、搬送波信号を受け取るため
相互接続された差動入力側を有し、被変調信号を供給す
るため相互接続された差動入力側を有する第２差動増幅
器および第３差動増幅器と、 第１差動増幅器の第１出力側での電流と第 ２出力側での電流との差に比例する差信号をこの入力側
に少なくとも一時的に供給する差信号供給手段に結合さ
れる入力側を有し、記憶装置を経て第１差動増幅器の第
２入力側に結合される出力側とを有する制御増幅器とを
具える変調器において、 前記差信号供給手段は、入力信号を退ける 低域通過フィルタを具え、差信号を制御増幅器に前記低
域通過フィルタを経て絶えず差信号を供給するように構
成することを特徴とする変調器。 ２、前記第２差動増幅器の制御入力側および前記第３差
動増幅器の制御入力側を、電流検知抵抗により、低域通
過フィルタに接続される第１差動増幅器の２個の出力側
の一方に夫々結合することを特徴とする特許請求の範囲
第１項記載の変調器。 ３、前記低域通過フィルタは、ベースが前記第１差動増
幅器の出力側に抵抗を経て夫々接続され、ベース・コレ
クタ結合がコンデンサに並列に各々配設され、コレクタ
が低域通過フィルタの出力側を構成する２個のトランジ
スタを具える第４差動増幅器を具えることを特徴とする
特許請求の範囲第１項または第２項記載の変調器。 ４、前記制御増幅器は、低域通過フィルタの出力信号を
受け取り、カレント・ミラーに結合される出力側を有す
る第５差動増幅器を具えることを特徴とする特許請求の
範囲第１項乃至第３項の何れか一項記載の変調器。 ５、前記第１差動増幅器の第１入力側および第２入力側
を分圧器を経て基準電圧発生源に結合することを特徴と
する特許請求の範囲第１項乃至第４項の何れか一項記載
の変調器。 ６、前記第２差動増幅器の制御入力側および第３差動増
幅器の制御入力側を、エミッタを第１差動増幅器の出力
側の一つに結合するとともにベースを基準電圧にするト
ランジスタのコレクタに夫々接続することを特徴とする
特許請求の範囲第１項乃至第５項の何れか一項記載の変
調器。 ７、前記記憶装置は、一定電圧点に接続される一端子を
有するコンデンサであることを特徴とする特許請求の範
囲第１項乃至第６項の何れか一項記載の変調器。 ８、前記第１差動増幅器は、ベースが第１入力側を構成
し、コレクタが第１出力側を構成し、エミッタが第１差
動増幅器の別のトランジスタのエミッタに結合されるト
ランジスタを具え、前記別のトランジスタのベースは第
２入力側を構成し、そのコレクタは第２出力側を構成す
ることを特徴とする特許請求の範囲第１項乃至第７項の
何れか一項記載の変調器。 ９、前記第２差動増幅器および第３差動増幅器は、その
結合エミッタが制御入力側を構成し、ベースが差動入力
側を構成し、コレクタが差動出力側を構成することを特
徴とする特許請求の範囲第１項乃至第８項の何れか一項
記載の変調器。 １０、クロミナンス信号を変調するためのテレビ受像機
または映像記録および／または再生装置に使用するに好
適な特許請求の範囲第１項乃至第９項の何れか一項記載
の変調器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3545006.1 | 1985-12-19 | ||
| DE19853545006 DE3545006A1 (de) | 1985-12-19 | 1985-12-19 | Modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62157408A true JPS62157408A (ja) | 1987-07-13 |
| JPH0775421B2 JPH0775421B2 (ja) | 1995-08-09 |
Family
ID=6288904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61301829A Expired - Lifetime JPH0775421B2 (ja) | 1985-12-19 | 1986-12-19 | 変調器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4724405A (ja) |
| EP (1) | EP0226255B1 (ja) |
| JP (1) | JPH0775421B2 (ja) |
| AT (1) | ATE77181T1 (ja) |
| DE (2) | DE3545006A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE459774B (sv) * | 1987-11-27 | 1989-07-31 | Ericsson Telefon Ab L M | Anordning foer kompensering av fel upptraednnde i e n kvadraturmodulator |
| US4933986A (en) * | 1989-08-25 | 1990-06-12 | Motorola, Inc. | Gain/phase compensation for linear amplifier feedback loop |
| ATE110196T1 (de) * | 1990-04-13 | 1994-09-15 | Bell Telephone Mfg | Modulatorschaltung. |
| JP2801389B2 (ja) * | 1990-11-02 | 1998-09-21 | キヤノン株式会社 | 信号処理装置 |
| JP2962877B2 (ja) * | 1991-07-02 | 1999-10-12 | キヤノン株式会社 | 画像信号処理装置 |
| FR2735629A1 (fr) * | 1995-06-14 | 1996-12-20 | Philips Electronics Nv | Modulateur d'amplitude |
| GB2321148B (en) * | 1997-01-11 | 2000-10-25 | Plessey Semiconductors Ltd | Double balanced mixer |
| US5847623A (en) * | 1997-09-08 | 1998-12-08 | Ericsson Inc. | Low noise Gilbert Multiplier Cells and quadrature modulators |
| US6400777B1 (en) | 1998-04-28 | 2002-06-04 | Avaya Technology Corp. | Linear modulator |
| DE10239856A1 (de) * | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Schaltungsanordnung mit Frequenzumsetzer |
| US10384001B2 (en) | 2017-01-17 | 2019-08-20 | Nxp B.V. | Fluid flow device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106202A (en) * | 1980-11-03 | 1982-07-02 | Siemens Ag | Transistor oscillator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338580A (en) * | 1980-05-09 | 1982-07-06 | Motorola, Inc. | Self balancing amplitude modulator |
| EP0040274B1 (en) * | 1980-05-20 | 1984-02-22 | Motorola, Inc. | Self balancing modulator and its application in a chroma demodulator |
| DE3166196D1 (en) * | 1980-11-03 | 1984-10-25 | Siemens Ag | Oscillation circuit which may take the form of an integrated circuit |
| DE3213506C1 (de) * | 1982-04-10 | 1983-10-06 | Philips Patentverwaltung | Schaltungsanordnung mit einem Differenzverstaerker |
-
1985
- 1985-12-19 DE DE19853545006 patent/DE3545006A1/de active Granted
-
1986
- 1986-12-12 AT AT86202251T patent/ATE77181T1/de active
- 1986-12-12 EP EP86202251A patent/EP0226255B1/de not_active Expired - Lifetime
- 1986-12-12 DE DE8686202251T patent/DE3685637D1/de not_active Expired - Lifetime
- 1986-12-15 US US06/941,497 patent/US4724405A/en not_active Expired - Fee Related
- 1986-12-19 JP JP61301829A patent/JPH0775421B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106202A (en) * | 1980-11-03 | 1982-07-02 | Siemens Ag | Transistor oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0226255A2 (de) | 1987-06-24 |
| EP0226255B1 (de) | 1992-06-10 |
| DE3545006A1 (de) | 1987-07-02 |
| US4724405A (en) | 1988-02-09 |
| DE3685637D1 (en) | 1992-07-16 |
| DE3545006C2 (ja) | 1987-11-05 |
| EP0226255A3 (en) | 1988-10-05 |
| JPH0775421B2 (ja) | 1995-08-09 |
| ATE77181T1 (de) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| JPS62157408A (ja) | 変調器 | |
| NL192361C (nl) | Fasevergelijkingsschakeling. | |
| JPS6341446B2 (ja) | ||
| US4280100A (en) | Time modulation pulse averaging demodulator | |
| JPH023586B2 (ja) | ||
| GB2304481A (en) | Audio differential bus receiver for audio/video interconnection | |
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| JPH01317088A (ja) | ビデオ信号処理装置 | |
| JPS641785Y2 (ja) | ||
| JP3278076B2 (ja) | クランプ回路 | |
| JP2549147B2 (ja) | クランプ回路 | |
| JP2553676B2 (ja) | クランプ回路 | |
| JPH0161247B2 (ja) | ||
| JPH0127602B2 (ja) | ||
| JPH0221783Y2 (ja) | ||
| JPS62231507A (ja) | 積分回路 | |
| JPS6358485B2 (ja) | ||
| JPH0112417Y2 (ja) | ||
| JP2671510B2 (ja) | 直流再生器 | |
| JPS62210707A (ja) | 温度補償型レベル検出回路 | |
| JP2530709B2 (ja) | 方形波三角波変換回路 | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JP3439253B2 (ja) | 記録増幅回路及び磁気記録装置 | |
| JPH0253962B2 (ja) |