JPS6215841A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6215841A
JPS6215841A JP60154682A JP15468285A JPS6215841A JP S6215841 A JPS6215841 A JP S6215841A JP 60154682 A JP60154682 A JP 60154682A JP 15468285 A JP15468285 A JP 15468285A JP S6215841 A JPS6215841 A JP S6215841A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
resistivity
resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60154682A
Other languages
English (en)
Inventor
Hisatomo Kanazawa
金沢 久友
Hideo Miyagi
宮城 秀雄
Masami Yokozawa
横沢 真観
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60154682A priority Critical patent/JPS6215841A/ja
Publication of JPS6215841A publication Critical patent/JPS6215841A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は樹脂封止型の半導体装置に関するものである。
従来の技術 従来、この種の半導体装置は、一般に次のような構造で
あった。即ちり・−ドフレーム上に半導体素子を半田に
よって接着し、外部導出用電極は金属細線によって半導
体素子と接続され、半導体素子を表面保護膜で被膜し、
更に全体が成形封止樹脂で封止されている。
発明が解決しようとする問題点 表面保護膜の封止樹脂は1014Ωa以上の高抵抗のも
のが用いられていた。そのため半導体素子に逆バイアス
を印加した際、半導体素子に近接した表面保護膜が分極
化するため、しばしば半導体素子表面に悪影響を及ぼし
ていた。例えばNPNトランジスタのコレクタとペース
間に逆バイアスを長時間に亘って印加する時、リーク電
流が増加するものがしばしば発生した。
問題点を解決するための手段 この問題を解決するために、本発明は半導体チップとそ
の中の所定領域に接続され、外部に導出される金属細線
と、上記半導体チップを覆う樹脂被覆とよシなり、上記
樹脂被覆が、上記半導体チップの表面に直接接し、其の
電気比抵抗の値が1010〜1o13Ω国の範囲である
第1の樹脂層よシなる事を特徴とする半導体装置を提供
するものである。
作用 半導体素子の表面保護膜の電気抵抗を低下させることに
より、被膜中で発生する分極作用は皆無になり、高温に
おけるマーク電流の経時的変化を防止し、半導体装置の
信頼性が高くなる。
実施例 本発明の実施例を第1図〜第4図について説明する。本
装置は第1図に示すように、次のような構造である。
即ち、リードフレーム1上に半導体素子2を半田3によ
って接着し、外部導出用電極4は金属細線6によって半
導体素子2と接続され、半導体素子2を、炭素、ゲルマ
ニウム、シリコンを添加して比抵抗を低下させた第1の
被覆6によシ被覆し、次いで第1の被覆6よシ高い比抵
抗を有する被覆8によシ被覆し、最後に全体を成形封止
樹脂7で被覆する。
第2図は、シリコーン樹脂に(例えば東しシリコーン■
製5H−6101−iたけ信越化学■製KJR9060
)に添加物として炭素、ゲルマニウム、硅素を添加した
時の添加量と比抵抗の関係を示したものである。添加量
を増加させると比抵抗は減少し、このような比抵抗の低
い被膜を第1の被覆6として用いる事が出来、添加物の
少い比抵抗の高い被膜を第2の被覆8として用いること
が出来る。また被膜8の代りに、被膜6より高比抵抗の
成形封止樹脂7例えばエポキシ樹脂でもって代用しても
同様の効果が得られる。
第3図は、本発明の第一実施例として、第2図に示すN
型比抵抗100Ω側のシリコーン粉末をシリコーン樹脂
に20%添加した比抵抗1o10Ωcmの第1の被膜θ
で形成させたのち、第2の被膜8と”して比抵抗101
5Ωcmのものを被覆させた時の、100℃におけるリ
ーク電流の経時的変化を示したものである。
また、第4図には第2図に示すN型比抵抗4゜Ωaのゲ
ルマニウム粉末を5%、10%比抵抗1o15Ωaのシ
リコーン樹脂に、また第2図に示すN型比抵抗1000
cmのシリコーン粉末を5%。
10%、15%、20%を比抵抗1o16Ωa のポリ
イミド樹脂に添加した第1の被覆6を用いた時の100
’Cに於て電圧印加して1000時間のリーク電流変化
を示した。また同図には比較のため、無添加のシリコー
ン樹脂及びポリイミド樹脂を第1の被膜6とした時の値
を示した。無添加樹脂の電気分極の程度は半導体チップ
表面の汚染度によってばらついているが、図から明らか
なように、ゲルマニウム粉末及びシリコーン粉末を添加
することにより、リーク電流はやや高くなるが、電圧印
加1000時間後のリーク電流のばらつきは著しく減少
させることができる。また、第2の被膜8として第1の
被膜よシも高抵抗の例えばエポキシ樹脂のような成形封
止樹脂を用いても同様な効果が得られる。
次に、抵抗膜の作用について記述する。半導体素子表面
に近接する高抵抗被膜(例えば比抵抗が’ ”50 a
m )に電圧を印加すると、■電荷とe電荷に分極され
、その■電荷やe電荷は半導体素子表面に微妙に関係し
、半導体装置の耐圧の低下やリーク電流の増加となり、
その効果は高温になるほど顕著である。それに対して、
本発明による、低比抵抗の第1の被覆を用いると、電圧
印加時にもリーク電流のばらつきをなくしたり、また著
しく減少させることが可能になる。■電荷やe電荷の半
導体素子表面への影響が少なくなるからである。
発明の効果 以上のように本発明によれば、半導体装置の高温に−お
けるリーク電流の安定化と信頼性の向上と、が得られる
。また、MO8型半導体装置においても高温における電
圧印加に対して、しきい値電圧やリーク電流の安定化に
効果が得られる。
【図面の簡単な説明】
第1図は本発明の実施例による半導体装置の断面図、第
2図は表面保護被膜の不純物添加量に対する比抵抗の特
性図、第3図及び第4図は本ケ旌例のリーク電流の経時
変化に対する効果を示す特性図である。 1・・・・・・リードフレーム、2・・・・・・半導体
素子、3・・・・・・半田、4・・・・・・外部導出電
極、6・・・・・・金属細線、6・・・・・・第1の表
面保護膜、7・・・・・・成形封止樹脂、8・・・・・
・第2の表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
1 図 第2図 俸加量(utty、)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体チップと、その中の所定領域に接続され外
    部に導出される金属細線と、上記半導体チップを覆う樹
    脂被覆とよりなり、上記樹脂被覆が、上記半導体チップ
    の表面に直接に接し、其の電気比抵抗の値が10^1^
    0〜10^1^3Ωcmの範囲である第1の樹脂層より
    なる事を特徴とする半導体装置。
  2. (2)半導体チップを覆う樹脂層が2重層よりなり、第
    1の樹脂層を覆う第2の樹脂層の電気比抵抗の値が10
    ^1^5Ωcm以上である事を特徴とする特許請求の範
    囲第1項記載の半導体装置。
  3. (3)第1の樹脂層に炭素、ゲルマニウイ、もしくは硅
    素を含有することを特徴とした特許請求の範囲第1項記
    載の半導体装置。
  4. (4)第2の樹脂層が半導体装置の成形封止樹脂で構成
    されている事を特徴として特許請求の範囲第1項記載の
    半導体装置。
JP60154682A 1985-07-12 1985-07-12 半導体装置 Pending JPS6215841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60154682A JPS6215841A (ja) 1985-07-12 1985-07-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60154682A JPS6215841A (ja) 1985-07-12 1985-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS6215841A true JPS6215841A (ja) 1987-01-24

Family

ID=15589610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60154682A Pending JPS6215841A (ja) 1985-07-12 1985-07-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS6215841A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01172004U (ja) * 1988-05-26 1989-12-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01172004U (ja) * 1988-05-26 1989-12-06

Similar Documents

Publication Publication Date Title
US4963970A (en) Vertical MOSFET device having protector
US3768058A (en) Metal oxide varistor with laterally spaced electrodes
JPH0358185B2 (ja)
JP3275536B2 (ja) 半導体装置及びその製造方法
JPS6215841A (ja) 半導体装置
GB1088795A (en) Semiconductor devices with low leakage current across junction
JPS62199062A (ja) 半導体装置
US4096521A (en) Protective coating for high voltage devices
JPH0121527Y2 (ja)
JPS5650527A (en) Semiconductor integrated circuit device
JPS5629335A (en) Semicondutor device
JPH0521347B2 (ja)
JP2005294772A (ja) 半導体装置
JPH0121526Y2 (ja)
JPS6226580B2 (ja)
JPS601860A (ja) 半導体集積回路
JPS58202573A (ja) 半導体集積回路装置
JPS59126670A (ja) 半導体装置
JPS59194466A (ja) 半導体装置
JPS62166557A (ja) 半導体静電破壊保護装置
JPH0276263A (ja) 半導体保護素子
JPS61237468A (ja) 半導体装置
JPS6351374B2 (ja)
JPH02254722A (ja) 半導体装置
JPS6380563A (ja) 入力保護装置