JPS6215901B2 - - Google Patents

Info

Publication number
JPS6215901B2
JPS6215901B2 JP11442182A JP11442182A JPS6215901B2 JP S6215901 B2 JPS6215901 B2 JP S6215901B2 JP 11442182 A JP11442182 A JP 11442182A JP 11442182 A JP11442182 A JP 11442182A JP S6215901 B2 JPS6215901 B2 JP S6215901B2
Authority
JP
Japan
Prior art keywords
drive
report
busy
input
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11442182A
Other languages
English (en)
Other versions
JPS595331A (ja
Inventor
Hajime Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11442182A priority Critical patent/JPS595331A/ja
Publication of JPS595331A publication Critical patent/JPS595331A/ja
Publication of JPS6215901B2 publication Critical patent/JPS6215901B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、性能差の大きい複数ホストから共用
接続される磁気デイスク・サブシステムにおい
て、ドライブ使用中等いわゆるビジー状態検出時
の待ち合せ方式に関する。
〔従来技術と問題点〕
第1図は一般的な磁気デイスク・サブシステム
の概要を示すブロツク図、第2図は性能差の大き
い複数ホストから共用接続された磁気デイスク・
サブシステムの問題点を説明するために模型化し
て示したシステムのブロツク図、第3図は第2図
のシステムにおける各ホストの入出力要求と処理
状態を示す図である。
図において、1と2はホスト、3ないし6はチ
ヤネル装置、7と8は制御装置、9と10はアダ
プタ、11ないし13はドライブを示す。
第1図に示すように今日の計算機システムにお
いては、磁気デイスク・サブシステムは、複数の
制御装置7,8と複数のアダプタ9,10及び複
数のドライブ11,12で構成されるのが一般的
である。この場合、各ホスト1,2の性能とドラ
イブ11,12へのアクセス形態はまちまちであ
る事が多い。サブシステムからは、入出力要求の
発行頻度の異なるホストから共用されている様に
見える。第1図において、ドライブ11に対し
て、ホスト1からは、チヤネル装置3、制御装置
7、そしてアダプタ9を通るアクセス・パスとチ
ヤネル装置4、制御装置8、そしてアダプタ9を
通るアクセス・パスを有し、ホスト2からは、チ
ヤネル装置5、制御装置7、そしてアダプタ9を
通るアクセス・パスとチヤネル装置装置6、制御
装置8、そしてアダプタ9を通るアクセス・パス
を有している。制御7と8及びアダプタ9と10
では一種の論理スイツチによりパスが切り換えら
れる。ここで、チヤネル装置3から制御装置7、
アダプタ9を通るアクセス・パスを使つてドライ
ブ11への入出力処理が行われているときは、チ
ヤネル装置5から制御装置7を通る入出力要求、
及び制御装置8からアダプタ9を通る入出力要求
に対してビジー・ステイタスがその要求元に報告
される。
なお、制御装置は、(例えば電気雑誌
「FUJITSU」,Vol.29,No.6,富士通株式会社発
行、第1002頁ないし第1005頁に示されているよう
に)複雑な制御を可能にし、しかも高い保守性を
具備するように、マイクロプログラム制御方式を
とつている。制御装置の1マシン・サイクルごと
に読み出されるマイクロインストラクシヨンが逐
次実行されることにより、チヤネル装置あるいは
アダプタ・ドライブへの指令が発行され、コマン
ドの実行にともなう一連の処理が可能となる。制
御装置は、チヤネル・インタフエース部、データ
転送部、論理演算部、コントロール・メモリ部、
ローダ部、及びアダプタ・インタフエース部に分
けられ、コントロール・メモリ部にマイクロプロ
グラムが格納される。第1図の点線枠内に示した
のは4台のチヤネル装置が結合されるチヤネル・
スイツチの例であり、その切替方法は次のように
行われる。
(1) チヤネル装置からコマンドが発行されると、
自動的に切替わるダイナミツクスイツチ方式 (2) オペレータやシステムの構成制御装置の指令
で切替えを行うスタテイツクスイツチ方式 これらのスイツチ方式(1)と(2)が組合わさつて切
替機能をはたしている。
本発明によつて解決しようとする問題は、上述
の入出力要求発行頻度の差が大きいときに発生す
る。次に、第1図を模型化した第2図及び入出力
要求と処理状態を示す第3図を参照しつつ説明す
る。第2図において、ドライブ13と総称したも
のの中には、複数のアクセス・パスを構成する制
御装置やアダプタが含まれており、一つのドライ
ブ13が性能差の大きい二つのホスト、即ち低速
CPUで構成するホスト1と高速CPUで構成する
ホスト2で共用されようとしている。このホスト
CPUの性能差は、サブシステムに対する入出力
要求の発行頻度となつて表われる。即ち、一つの
入出力処理完了通知後、そのホストが次の入出力
要求を発行するまでの時間が違つて見える。今、
ホスト2があるドライブに対し高頻度で入出力処
理を発行している状態が第3図に示す状態であ
る。ホスト2の入出力処理中にホスト1から起動
があるとビジー・ステイタスを報告し(第3図
)、ホスト1のOSによる待ち合せが行われる。
その後、ホスト2の処理が終了すると、ドライブ
空を通知するデバイス・エンドがホスト1に報告
され、これを契機にOSで待ち合せていた入出力
要求が再発行される(第3図)。ホスト1によ
る再発行よりもホスト2からの次の入出力要求の
方が早く到着すると、ホスト1には再びビジー・
ステイタスが報告される。
デバイス・エンドがホスト1に報告されてから
入出力要求が再発行されるまでに要する時間T1
が、ホスト2の入出力処理が終了してからホスト
2から次の入出力要求を発行するまでに要する時
間T2に比べて長い場合には、ホスト2が高頻度
で入出力要求を発行していると、上述のような状
態が続き、ホスト1はビジー→デバイス・エド報
告をくり返しているのみで、一切仕事をしなくな
り、いわゆるデツド・ロツク状態に陥る。
〔発明の目的〕
本発明は、上述のような高速CPUと低速CPU
間で発生する共用ドライブのデツド・ロツク状態
への突入を防止する待ち合せ方式を提供すること
を目的とするものである。
〔発明の構成〕
そのために本発明の待ち合せ方式は、複数個の
ホスト計算機と、該ホスト計算機に接続される複
数個のチヤネル装置と、該チヤネル装置に接続さ
れる複数個の制御装置と、該制御装置により制御
される複数個のドライブとを備え、上記複数個の
計算機によつてドライブが共用できるようになつ
た磁気デイスク・サブシステムにおいて、 上記制御装置は、自己の配下にあるドライブ対
応に、当該ドライブに対して入出力実行がなされ
ると初期値に戻ると共に当該ドライブがビジー報
告をした回数を計数するビジー・カウンタを持
ち、機番iに対応するビジー・カウンタの計数値
が一定値を越えた状態の下で機番iのドライブに
対する入出力要求に対して機番iのドライブから
ビジー報告がなされた時には、機番iのドライブ
に対して入出力動作を行おうとしているチヤネル
装置に対して機番iのドライブについてのリトラ
イ報告を行うと共にその旨を記憶し、機番iのド
ライブについてリトライ報告を行つたことを記憶
している状態の下で機番iのドライブからビジー
解除が報告された時、機番iのドライブに対して
入出力動作を行おうとしている上記チヤネル装置
に対してデバイス・エンド報告を行うように構成
され、 上記チヤネル装置は、機番iのドライブについ
てのリトライ報告がなされた後に機番iのドライ
ブについてのデバイス・エンド報告がなされた時
には、リトライ報告の原因となつたコマンドを再
度実行するように構成され ていることを特徴とするものである。
〔発明の実施例〕
以下、本発明を図面を参照しつつ説明する。
第4図は本発明の1実施例を示す回路構成図、
第5図は本発明で使用されるチヤネル装置の処理
を示すフロー・チヤートである。第4図におい
て、14ないし18はアンド・ゲート、19はビ
ジー・カウンタ、20と21はラツチ回路を示
す。
第4図に示す回路は、制御装置内に設けられる
ものであり、14ないし21の回路要素は制御装
置配下のドライブの台数分設けられる。
チヤネル装置からの入出力要求を示すセレクト
信号がアンド・ゲート14の一方の端子に供給さ
れ、そのセレクト信号に対して該当するドライブ
がビジー状態であることを示すドライブ・ビジー
信号がアンド・ゲート14の他方の入力端子に供
給される。アンド・ゲート14の出力端子はビジ
ー・カウンタ19のカウント入力端子とアンド・
ゲート15の一方の入力端子とアンド・ゲート1
6の一方の入力端子に接続される。
ビジー・カウンタ19のリセツト端子には、該
当するドライブの入出力要求が実行されたとき送
られてくる入出力実行信号が供給され、ビジー・
カウンタ19のオーバー・フロー端子はアンド・
ゲート15の他方の入力端子とアンド・ゲート1
6の他方のインヒビツト入力端子に接続される。
ビジー・カウンタ19はアンド・ゲート14の
論理「1」の出力即ちドライブ・セレクトに対し
てドライブ・ビジー信号が報告された回数を計数
し、所定値に達するとオーバー・フローして論理
「1」を出力するものであり、入出力処理が実行
されるとリセツトされる。アンド・ゲート15の
出力端子はラツチ回路20のセツト端子に接続さ
れると共にアンド・ゲート15の出力端子からチ
ヤネル装置にリトライ報告信号が送られる。アン
ド・ゲート16の出力端子はラツチ回路21のセ
ツト端子に接続されると共にアンド・ゲート16
の出力端子からチヤネル装置にビジー報告信号が
送られる。ラツチ回路20のリセツト端子にはデ
バイス・エンド受領信号が供給され、ラツチ回路
20の出力端子はアンド・ゲート17の一方の入
力端子に接続される。ラツチ回路21のリセツト
端子にはデバイス・エンド受領信号が供給され、
ラツチ回路21の出力端子はアンド・ゲート18
の一方の入力端子に接続される。アンド・ゲート
17の他方の入力端子とアンド・ゲート18の他
方の入力端子にはビジー解除報告信号が供給さ
れ、アンド・ゲート18の出力端子からデバイ
ス・エンド報告信号が出力される。このデバイ
ス・エンド報告信号が「1」になると、チヤネル
装置に対してデバイス・エンド報告がなされる。
アンド・ゲート17の出力端子からはコマンド・
チエイン再開デバイス・エンド報告信号が出力さ
れる。このコマンド・チエイン再開デバイス・エ
ンド報告信号が「1」になつた時も、チヤネル装
置に対してデバイス・エンドが報告される。な
お、チヤネル・インタフエース上のステイタスは
1バイト構成であり、ビツト5がデバイス・エン
ドに対応する。アンド・ゲート17,18の出力
をORしたものが上記ステイタスのビツト5に書
き込まれる。以上の構成において、セレクト信号
が論理「1」にされると、このセレクト信号がド
ライブに伝播されてビジー状態かどうかが問い合
わされる。ビジー状態の場合にはドライブ・ビジ
ー信号が「論理「1」にされ、アンド・ゲート1
4のアンド条件が成立し、アンド・ゲート14は
論理「1」を出力する。このアンド・ゲート14
の論理「1」の出力によつて、ビジー・カウンタ
19が+1されてカウント・アツプされると共に
ビジー・カウンタ19がオーバー・フローしてい
ないことを条件にしてアンド・ゲート16のアン
ド条件が成立し、アンド・ゲート16から論理
「1」が出力される。この結果、チヤネル装置に
送られるビジー報告信号は論理「1」になり、ま
たラツチ回路21がセツトされる。その後、該当
するドライブに対するビジー状態が解除されたこ
とにより、ビジー解除報告信号が論理「1」にな
ると、この論理「1」信号とセツトされたラツチ
回路21の論理「1」の出力によりアンド・ゲー
ト18のアンド条件が成立し、アンド・ゲート1
8から論理「1」のデバイス・エンド報告信号が
出力される。デバイス・エンド報告信号が論理
「1」になつたことにより、チヤネル装置におい
てデバイス・エンド受領信号が論理「1」にされ
ると、ラツチ回路21はリセツトされる。デバイ
ス・エンド報告信号はチヤネル装置からホストに
送られ、これを契機にOSは待ち合せていた入出
力要求を再発行し、再びセレクト信号が論理
「1」にされる。再発行された入出力要求が受付
けられて入出力処理が実行されると、入出力実行
信号が論理「1」にされ、ビジー・カウンタ19
がリセツトされる。しかし入出力要求が再発行さ
れてセレクト信号が論理「1」にされても、その
時再度ドライブがビジー状態になりドライブ・ビ
ジー信号が論理「1」にされると、アンド・ゲー
ト14のアンド条件が成立してビジー・カウンタ
19がさらに+1され、またアンド・ゲート16
のアンド条件が成立してチヤネル装置に論理
「1」のビジー報告信号が送られると共にラツチ
回路21がセツトされる。そして、第3図により
説明したホスト1の状態が続くと、ホスト2が処
理の終了、次の入出力処理の起動を繰り返す毎に
上述のビジー・カウンタ19がカウント・アツプ
され、論理「1」のビジー報告信号をチヤネル装
置に送るなどの処理をくり返す。その結果、ビジ
ー・カウンタ19のカウント値が予め設定された
所定値に達すると、ビジー・カウンタ19はオー
バー・フローし、その出力端子が論理「1」にな
る。したがつて今度はアンド・ゲート15のアン
ド条件が成立し、前回までとは異なり、アンド・
ゲート15から論理「1」のリトライ報告信号が
出力されると共にラツチ回路20がセツトされ
る。そしてビジー解除報告信号が論理「1」にな
るとアンド・ゲート17のアンド条件が成立して
コマンド・チエイン再開デバイス・エンド報告信
号が論理「1」にされる。チヤネル装置は、制御
装置からリトライ報告がなされ、次にデバイス・
エンド報告がなされると、後述するようにリトラ
イ機能が働き直ちにコマンドを再発行する。な
お、リトライ報告をしたチヤネル装置の番号は、
図示しないが、記憶手段によつて記憶されてい
る。ビジー報告をしたチヤネル装置についても同
様である。
普通、いくつかのコマンドが一般にはコマン
ド・チエインされている(これをCCWと呼んで
いる)。またチヤネル装置は、例えばリード系の
コマンドにおいてデバイスのエラーなどが生じた
とき、そのコマンドを何回も発行させることがで
きる機能を備えている。これをリトライ機能と呼
ぶ。このリトライを行うために、1つのコマンド
に対して、チヤネル・インター・フエイス上で2
つのステイタスが報告される。その1つはコマン
ドを受領したことを示す受領ステイタスであり、
他はコマンドが終了したことを示す終了ステイタ
スである。1つのコマンドではこの2つのステイ
タスの組合せで1つの処理が終了する。リトラ
イ・ステイタスは終了ステイタスの中の1種類で
ある。終了ステイタスは、普通次のコマンドへの
移行を指示するもので、チヤネル・エンド、デバ
イス・エンドがこのステイタスであるが、これに
対してコマンドの再発行を要求するステイタスが
ある。これがリトライ・ステイタスであり、チヤ
ネル装置は、リトライ報告を受け取ると、デイス
コネクト・コマンド・チエイン状態となり、リト
ライ報告後のデバイス・エンド報告によつてコマ
ンド・チエイン・シーケンスを再開する。この観
点から見ると、リトライ報告後のデバイス・エン
ド報告をコマンド・チエイン再開デバイス・エン
ド報告(凍結されていたコマンド・チエインを再
開させる機能を持つデバイス・エンド報告の意
味)と称することができる。
したがつて、制御装置からチヤネル装置にリト
ライ報告を送り、デバイスが空いたのを契機にデ
バイス・エンド報告が送ると、チヤネル装置は直
ちにコマンドを再発行してくる。
この場合にチヤネル装置は既にI/O要求を受
付けており、ホストへの割込をおこすことなく直
ちにコマンドをリトライ再発行してくる。
このように本発明は、制御装置とチヤネル装置
のステイタスの組合せによりチヤネル装置から直
ちにコマンドが再発行されるリトライ機能を有効
に活用するものである。通常、デイスコネクト・
コマンド・チエインの再開に要するチヤネル装置
の動作時間は、ホスト、OSの再発行スケジユー
ルによつてコマンドが再発行されるまでの時間の
1/10程度であるから、本発明によれば、10倍程度
の性能差のあるホスト間共用でのデツドロツク状
態への突入問題まで解決できることになる。第4
図に示した、回路の入力信号、出力信号は、直接
インタフエース上に伝達されるのではなく、すべ
て一旦制御装置のマイクロプログラムの制御を経
由する。その意味で、入出力実行という信号は、
マイクロプログラムは該チヤネル該デバイスにつ
いてリード・ライトを行なつたという状態を示し
ている。
次に本発明で使用されるチヤネル装置の処理を
第5図を参照しつつ説明する。まず、スタート
IO命令が送られてくると、 コマンドをフエツチする。次にの処理を行
う。
チヤネル装置がビジー状態かどうかを調べ
る。
Yes場合にはチヤネル・ビジーを報告し、No
の場合にはの処理を行う。
制御装置がビジー状態かどうかを調べる。
Yesの場合には制御装置ビジーを報告し、No
の場合にはの処理を行う。
デバイス・ビジー状態かどうかを調べる。
Yesの場合にはデバイス・ビジーを報告し、
Noの場合にはの処理を行う。
受領ステイタスが「00」であるかどうかを調
べる。
Noの場合にはエラー報告をし、Yesの場合に
はの処理を行う。
コマンドの処理(例えばリード/ライト等)
を行う。次にの処理を行う。
正常終了(チヤネル・エンド、デバイス・エ
ンド)かどうかを調べる。
Noの場合にはの処理を行い、Yesの場合に
はの処理を行う。
リトライかどうかを調べる。
Noの場合には異常終了となり、Yesの場合に
はの処理を行う。
次のコマンドがある(コマンド・チエイン)
かどうかを調べる。
Noの場合には終了割込をホストに送り、Yes
の場合にはの処理を行う。
次のコマンドをフエツチし、の処理に戻
る。
デバイス・エンド(コマンド・チエイン再開
デバイス・エンド)がきているかをデバイス・
エンドがくるまでくり返して調べ、デバイス・
エンドがくるとの処理に戻る。
以上述べたように、1つのアクセス・パスに対
し、入出力要求の受領と実行をはさむことなく、
ビジー、デバイス・エンドのくり返しを予め定め
られた回数を行つたら、次のビジー検出時にはリ
トライステイタスを報告し、これによりデイスコ
ネクト・コマンド・チエイン状態とする。このと
きホストからは該入出力起動は成功(受領)した
ものとして見える。その後、他系処理が完了する
と、空状態通知のデバイス・エンドがチヤネル装
置に対して報告されるが、本発明の実施例によれ
ば、このデバイス・エンド報告を契機に直ちにコ
マンド・チエインが再発行される。したがつて、
この場合にはホストCPUに対して割込を発行し
ていないので第3図のT1のうちソフトによる時
間が削除されるので、高速CPUで構成するホス
トが入出力処理の終了報告を受けた後次の入出力
処理が起動されるまでのソフトによる時間との比
較で前者のチヤネル装置におけるハードによる時
間を速くすることによりデツド・ロツクを防止す
ることができる。
〔発明の効果〕
以上の説明から明らかなように、通常デイスコ
ネクト・コマンド・チエインの再開に要するチヤ
ネル装置の動作時間は、ホスト、OSの再発行ス
ケジユールによつてコマンドが再発行されるまで
の時間の1/10程度であるから、本発明によれば、
10倍程度の性能差のあるホスト間共用でのデツ
ド・ロツクまで解決することができる。
【図面の簡単な説明】
第1図は一般的な磁気デイスク・サブシステム
の概要を示すブロツク図、第2図は性能差の大き
い複数ホストから共用接続された磁気デイスク・
サブシステムの問題点を説明するために模型化し
て示したシステムのブロツク図、第3図は第2図
のシステムにおける各ホストの入出力要求と処理
状態を示す図、第4図は本発明の1実施例を示す
回路構成図、第5図は本発明で使用されるチヤネ
ル装置の処理を示すフロー・チヤートである。 1と2…ホスト計算機、3ないし6…チヤネル
装置、7と8…制御装置、9と10…アダプタ、
11ないし13…ドライブ、14ないし18…ア
ンド・ゲート、19…ビジー・カウンタ、20と
21…ラツチ回路。

Claims (1)

  1. 【特許請求の範囲】 1 複数個のホスト計算機と、該ホスト計算機に
    接続される複数個のチヤネル装置と、該チヤネル
    装置に接続される複数個の制御装置と、該制御装
    置により制御される複数個のドライブとを備え、
    上記複数個の計算機によつてドライブが共用でき
    るようになつた磁気デイスク・サブシステムにお
    いて、 上記制御装置は、自己の配下にあるドライブ対
    応に、当該ドライブに対して入出力実行がなされ
    ると初期値に戻ると共に当該ドライブがビジー報
    告をした回数を計数するビジー・カウンタを持
    ち、機番iに対応するビジー・カウンタの計数値
    が一定値を越えた状態の下で機番iのドライブに
    対する入出力要求に対して機番iのドライブから
    ビジー報告がなされた時には、機番iのドライブ
    に対して入出力動作を行おうとしているチヤネル
    装置に対して機番iのドライブについてのリトラ
    イ報告を行うと共にその旨を記憶し、機番iのド
    ライブについてリトライ報告を行つたことを記憶
    している状態の下で機番iのドライブからビジー
    解除が報告された時、機番iのドライブに対して
    入出力動作を行おうとしている上記チヤネル装置
    に対してデバイス・エンド報告を行うように構成
    され、 上記チヤネル装置は、機番iのドライブについ
    てのリトライ報告がなされた後に機番iのドライ
    ブについてのデバイス・エンド報告がなされた時
    には、リトライ報告の原因となつたコマンドを再
    度実行するように構成され ていることを特徴とする磁気デイスク・サブシス
    テムにおける待ち合せ方式。
JP11442182A 1982-06-30 1982-06-30 磁気デイスク・サブシステムにおける待ち合せ方式 Granted JPS595331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11442182A JPS595331A (ja) 1982-06-30 1982-06-30 磁気デイスク・サブシステムにおける待ち合せ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11442182A JPS595331A (ja) 1982-06-30 1982-06-30 磁気デイスク・サブシステムにおける待ち合せ方式

Publications (2)

Publication Number Publication Date
JPS595331A JPS595331A (ja) 1984-01-12
JPS6215901B2 true JPS6215901B2 (ja) 1987-04-09

Family

ID=14637284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11442182A Granted JPS595331A (ja) 1982-06-30 1982-06-30 磁気デイスク・サブシステムにおける待ち合せ方式

Country Status (1)

Country Link
JP (1) JPS595331A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
JPH02108142U (ja) * 1989-02-13 1990-08-28

Also Published As

Publication number Publication date
JPS595331A (ja) 1984-01-12

Similar Documents

Publication Publication Date Title
US3688274A (en) Command retry control by peripheral devices
EP0929859B1 (en) Method and structure for multiple contexts in storage subsystem target devices
US6247040B1 (en) Method and structure for automated switching between multiple contexts in a storage subsystem target device
JPH0332094B2 (ja)
EP0275157B1 (en) Direct memory access controlled system
US4218739A (en) Data processing interrupt apparatus having selective suppression control
US4237533A (en) Preventing initial program load failures
JP2550311B2 (ja) 磁気デイスクの多重制御方式
KR970005742B1 (ko) 데이타 전송 제어용 인터페이스 회로
JPS6215901B2 (ja)
US6446150B1 (en) Method of and system for managing reselection on a SCSI bus
JP3110024B2 (ja) メモリ制御システム
JPS6215900B2 (ja)
JPS6235150B2 (ja)
JPS6215897B2 (ja)
JP2638096B2 (ja) チヤネル装置
JP2755103B2 (ja) 記憶装置のアクセス方法
JP2504515B2 (ja) テスト・チャネル命令の実行制御方式
JPS593528A (ja) 共用制御方式
JP2803270B2 (ja) Scsiホストアダプタ回路
JP2621315B2 (ja) 情報処理装置
JPS6252378B2 (ja)
JPS6118032A (ja) 外部メモリ制御装置
JPS61123938A (ja) 入出力制御装置のリトライ方式
JPH0724044B2 (ja) Dmaアクセスが可能なコンピユータ・システム