JPS6215918A - 比較器 - Google Patents
比較器Info
- Publication number
- JPS6215918A JPS6215918A JP15421285A JP15421285A JPS6215918A JP S6215918 A JPS6215918 A JP S6215918A JP 15421285 A JP15421285 A JP 15421285A JP 15421285 A JP15421285 A JP 15421285A JP S6215918 A JPS6215918 A JP S6215918A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- input terminal
- switch
- terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ／ｌ）変換器等に用いられる比較器に関し、
特に、比較器のスピードを向上させる為の改良に関する
。
特に、比較器のスピードを向上させる為の改良に関する
。
従来、比較器のスピードを向上させる目的で第３図に示
されるような構成の比較器が使われている（例えば、
ｌ５ＳＣＣ８５Ａ′ｅｂ １３．１９８５／ＷＰＭ ７
．５ ）。
されるような構成の比較器が使われている（例えば、
ｌ５ＳＣＣ８５Ａ′ｅｂ １３．１９８５／ＷＰＭ ７
．５ ）。
第３図に示された比較器は、信号入力端子Ｉｎと、信号
入力端子工。に一端が接続された第１のスイッチＳ、と
、参照電源端子Ｒｅｆと、参照電源端子Ｒｅｆに負相入
力端子が接続され、第１のスイッチＳ、の他端に正相入
力端子が接続された差動増幅器Ａと、差動増幅器Ａの正
相入力端子に一端が接続され、差動増幅器Ａの出力端子
に他端が接続された第２のスイッチＳ２と、参照電源端
子Ｒｅｆ（差動増幅器Ａの負相入力端子）に一端が接続
され、差動増幅器Ａの出力端子に他端が接続された第３
のスイッチＳ３とによって構成されている。差動増幅器
Ａの出力端子の動作中心電圧ｖａｃは、はぼ参照電源端
子Ｒ６ｆに印加される参照電圧ＶＢと等しくなるよう設
定しておく。Ｏｕｔは、差動増幅器Ａの出力端子に接続
された信号出力端子である。
入力端子工。に一端が接続された第１のスイッチＳ、と
、参照電源端子Ｒｅｆと、参照電源端子Ｒｅｆに負相入
力端子が接続され、第１のスイッチＳ、の他端に正相入
力端子が接続された差動増幅器Ａと、差動増幅器Ａの正
相入力端子に一端が接続され、差動増幅器Ａの出力端子
に他端が接続された第２のスイッチＳ２と、参照電源端
子Ｒｅｆ（差動増幅器Ａの負相入力端子）に一端が接続
され、差動増幅器Ａの出力端子に他端が接続された第３
のスイッチＳ３とによって構成されている。差動増幅器
Ａの出力端子の動作中心電圧ｖａｃは、はぼ参照電源端
子Ｒ６ｆに印加される参照電圧ＶＢと等しくなるよう設
定しておく。Ｏｕｔは、差動増幅器Ａの出力端子に接続
された信号出力端子である。
次に、第４図のタイムチャートをも参照して。
第３図の回路の動作について説明する。第３図及、
び第４図において、φ４．φ２及びφ３は、それぞれ第
１．第２及び第３のスイッチｓ１． ｓ２及びＳ３の制
御信号を示し、ｖｉｌ、ｖＲ及びＱは、それぞれ信号入
力端子工 、参照電源端子Ｒ＠ｆ及び信号出力端子Ｏｕ
ｔの電圧である。
び第４図において、φ４．φ２及びφ３は、それぞれ第
１．第２及び第３のスイッチｓ１． ｓ２及びＳ３の制
御信号を示し、ｖｉｌ、ｖＲ及びＱは、それぞれ信号入
力端子工 、参照電源端子Ｒ＠ｆ及び信号出力端子Ｏｕ
ｔの電圧である。
最初に、制御信号φ４．φ３をノ・インペル（Ｈ）。
制御信号φ２をロウレベル（Ｌ）にして、第１のスイッ
チＳ１及び第３のスイッチＳ３をオン状態、第２のスイ
ッチＳ３をオフ状態として、差動増幅器への出力電圧（
信号出力端子ｄ の電圧） Ｑ （＝Ｖ。ｕｔ）ｕｔ を、動作中心電圧ｖａｃ（中ｖＲ）に予め充電しておく
。
チＳ１及び第３のスイッチＳ３をオン状態、第２のスイ
ッチＳ３をオフ状態として、差動増幅器への出力電圧（
信号出力端子ｄ の電圧） Ｑ （＝Ｖ。ｕｔ）ｕｔ を、動作中心電圧ｖａｃ（中ｖＲ）に予め充電しておく
。
信号入力端子工 に印加される入力電圧ｖｉｎが安定し
た後２時刻ｔ、で、ｔず制御信号φ３をノ・インペル（
Ｈ）からロウレベル（Ｌ）にして第３のスイッチＳ３を
オン状態からオフ状態に変化させると。
た後２時刻ｔ、で、ｔず制御信号φ３をノ・インペル（
Ｈ）からロウレベル（Ｌ）にして第３のスイッチＳ３を
オン状態からオフ状態に変化させると。
差動増幅器Ａは、入力電圧ｖｉｎと参照電圧ｖＲの差を
検出して、その出力Ｑ（＝ｖｏｕｔ）は、μ（ｖ、ｎ−
ｖＲ）に向かって変化する（ただし、μは差動増幅器Ａ
のｒインである）。
検出して、その出力Ｑ（＝ｖｏｕｔ）は、μ（ｖ、ｎ−
ｖＲ）に向かって変化する（ただし、μは差動増幅器Ａ
のｒインである）。
その直後９時刻ｔ で、制御信号φ、をハイレペｐｖ
（Ｈ）からロウレベル（Ｌ）に、制御信号φ２をロウレ
ベル（Ｌ）からハイレベル（Ｈ）Ｋｌ、て。
（Ｈ）からロウレベル（Ｌ）に、制御信号φ２をロウレ
ベル（Ｌ）からハイレベル（Ｈ）Ｋｌ、て。
第１のスイッチＳ、をオフ状態からオフ状態へ、第２の
スイッチＳ２をオフ状態からオン状態へ変化さ′せると
、差動増幅器Ａには正帰還がかかシ、その出力Ｑは高速
でμ（ｖＯｕｔ−ｖＲ）に向かって変化し。
スイッチＳ２をオフ状態からオン状態へ変化さ′せると
、差動増幅器Ａには正帰還がかかシ、その出力Ｑは高速
でμ（ｖＯｕｔ−ｖＲ）に向かって変化し。
差動増幅器Ａの最大動作電圧ｖｍｈｘでクリラグされ安
定する。つまシ、この構成では差動増幅器への正帰還を
利用して比較時間を高速化し、同時にラッチ機能をも実
現している。
定する。つまシ、この構成では差動増幅器への正帰還を
利用して比較時間を高速化し、同時にラッチ機能をも実
現している。
しかしながら、上述した従来の比較器においては、差動
増幅器Ａの負相入力端子は全シーケンスを通して参照電
圧ｖ８が印加されたままであり、よシ高遠のＡ／ｌ）変
換器への適用には限界があった。
増幅器Ａの負相入力端子は全シーケンスを通して参照電
圧ｖ８が印加されたままであり、よシ高遠のＡ／ｌ）変
換器への適用には限界があった。
したがって９本発明の目的は、従来回路における差動増
幅器の負相入力端にも正帰還をかけることにより、比較
時間を更に短縮された比較器を提供することにある。
幅器の負相入力端にも正帰還をかけることにより、比較
時間を更に短縮された比較器を提供することにある。
本発明による比較器は、信号入力端子と、この信号入力
端子に一端が接続された第１のスイッチと、この第１の
スイッチの他端に正相入力端子が接続された第１の差動
増幅器と、この第１０差動増幅器の正相入力端子に一端
が接続され、上記第１の差動増幅器の出力端子に他端が
接続された第２のスイッチと、参照電源端子と、この参
照電源端子に正相入力端子が接続され、上記第１の差動
増幅器の出力端子に負相入力端子が接続された第２の差
動増幅器と、上記第１の差動増幅器の負相入力端子に一
端が接続され、上記第２の差動増幅器の出力端子に他端
が接続された第３のスイッチと、上記参照電源端子に一
端が接続され、上記第１０差動増幅器の負相入力端子に
他端が接続された第４のスイッチと、上記参照電源端子
に一端が接続され、上記第１の差動増幅器の出力端子に
他端が接続された第５のスイッチと、上記参照電源端子
に一端が接続され、上記第２の差動増幅器の出力端子に
他端が接続された第６のスイッチとから構成されている
。
端子に一端が接続された第１のスイッチと、この第１の
スイッチの他端に正相入力端子が接続された第１の差動
増幅器と、この第１０差動増幅器の正相入力端子に一端
が接続され、上記第１の差動増幅器の出力端子に他端が
接続された第２のスイッチと、参照電源端子と、この参
照電源端子に正相入力端子が接続され、上記第１の差動
増幅器の出力端子に負相入力端子が接続された第２の差
動増幅器と、上記第１の差動増幅器の負相入力端子に一
端が接続され、上記第２の差動増幅器の出力端子に他端
が接続された第３のスイッチと、上記参照電源端子に一
端が接続され、上記第１０差動増幅器の負相入力端子に
他端が接続された第４のスイッチと、上記参照電源端子
に一端が接続され、上記第１の差動増幅器の出力端子に
他端が接続された第５のスイッチと、上記参照電源端子
に一端が接続され、上記第２の差動増幅器の出力端子に
他端が接続された第６のスイッチとから構成されている
。
なお、第１、及び第２の差動増幅器の出力の動作中心電
圧は、参照電源端子の電圧にほぼ等しくな、るように設
定しておく。
圧は、参照電源端子の電圧にほぼ等しくな、るように設
定しておく。
最初に、第１．第４．第５及び第６のスイッチをオン状
態に、第２及び第３のスイッチをオフ状態にしておき、
信号入力端子に与えられた電圧が安定した後に第５及び
第６のスイッチをオン状態からオフ状態に変化させ、そ
の直後に第１及び第４のスイッチをオン状態からオフ状
態に、第２及び第３のスイッチをオフ状態からオン状態
に変化させることによって、信号入力端子に与えられた
電圧と参照電源端子の電圧を比較し、比較結果を第１及
び第２の差動増幅器の出力端子よう取シ出すＯ 〔実施例〕 以下１図面を参照して本発明の実施例について詳細に説
明する。
態に、第２及び第３のスイッチをオフ状態にしておき、
信号入力端子に与えられた電圧が安定した後に第５及び
第６のスイッチをオン状態からオフ状態に変化させ、そ
の直後に第１及び第４のスイッチをオン状態からオフ状
態に、第２及び第３のスイッチをオフ状態からオン状態
に変化させることによって、信号入力端子に与えられた
電圧と参照電源端子の電圧を比較し、比較結果を第１及
び第２の差動増幅器の出力端子よう取シ出すＯ 〔実施例〕 以下１図面を参照して本発明の実施例について詳細に説
明する。
第３図は本発明による比較器の一実施例の構成を示した
回路図である。
回路図である。
第３図において９本発明に係る比較器は、信号入力端子
■ と、信号入力端子■ に一端が接続さｎ
ｎ
れた第１のスイッチＳ、と、第１のスイッチＳ１の他端
に正相入力端子が接続された第１の差動増幅器Ａ１と、
第１の差動増幅器Ａ１の正相入力端子に一端が接続され
、第１の差動増幅器Ａ１の出力端子に他端が接続された
第２のスイッチＳ２と、参照電源端子Ｒと、参照電源端
子”ｅｆに正相入力端子ｆ が接続され、第１の差動増幅器Ａ１の出力端子に負相入
力端子が接続された第２の差動増幅器Ａ２と。
■ と、信号入力端子■ に一端が接続さｎ
ｎ
れた第１のスイッチＳ、と、第１のスイッチＳ１の他端
に正相入力端子が接続された第１の差動増幅器Ａ１と、
第１の差動増幅器Ａ１の正相入力端子に一端が接続され
、第１の差動増幅器Ａ１の出力端子に他端が接続された
第２のスイッチＳ２と、参照電源端子Ｒと、参照電源端
子”ｅｆに正相入力端子ｆ が接続され、第１の差動増幅器Ａ１の出力端子に負相入
力端子が接続された第２の差動増幅器Ａ２と。
第１の差動増幅器Ａ１の負相入力端子に一端が接続され
、第２の差動増幅器Ａ２の出力端子に他端が接続された
第３のスイッチＳ と、参照電源端子Ｒｅｆに一端が接
続され、第１の差動増幅器Ａ１の負相入力端子に他端が
接続された第４のスイッチＳ４と。
、第２の差動増幅器Ａ２の出力端子に他端が接続された
第３のスイッチＳ と、参照電源端子Ｒｅｆに一端が接
続され、第１の差動増幅器Ａ１の負相入力端子に他端が
接続された第４のスイッチＳ４と。
参照電源端子Ｒｅｆに一端が接続され、第１の差動増幅
器Ａ、の出力端子に他端が接続された第５のスイッチＳ
５と、参照電源端子Ｒｅｆに一端が接続され。
器Ａ、の出力端子に他端が接続された第５のスイッチＳ
５と、参照電源端子Ｒｅｆに一端が接続され。
第２の差動増幅器Ａ２の出力端子に他端が接続された第
６のスイッチＳ６とによって構成されている。
６のスイッチＳ６とによって構成されている。
第１及び第２の差動増幅器Ａ１及びＡ２の出力端子の動
作中心電圧Ｖａｃ１及びＶａｃ２は、参照電源端子Ｒｅ
ｆに印加される参照電圧ｖＲとほぼ等しくなるよう設定
しておく。又” ｕｔｌ及び０ｕｔ２は、それぞれ差動
増幅器Ａ、及びＡ２の出力端子に接続された信号出力端
子である。
作中心電圧Ｖａｃ１及びＶａｃ２は、参照電源端子Ｒｅ
ｆに印加される参照電圧ｖＲとほぼ等しくなるよう設定
しておく。又” ｕｔｌ及び０ｕｔ２は、それぞれ差動
増幅器Ａ、及びＡ２の出力端子に接続された信号出力端
子である。
次に、第２図のタイムチャートをも参照して。
第１図の回路の動作について説明する。第１図及び第２
図において、φ１．φ２．φ３．φ４．φ５及びφ６は
、それぞれ第１．第２．第３．第４．第５及び第６のス
イッチＳ１．Ｓ２．Ｓ５．Ｓ４．Ｓ５及びＳ６の制御信
号を示し、Ｖ、ｎ、ＶＲ，Ｑ及び司は、それぞれ信号出
力端子工 、参照電源端子Ｒ、信号用ｎ
ｅｆ力端子Ｏｕｔ、及び０ｕｔ２の
電圧である。
図において、φ１．φ２．φ３．φ４．φ５及びφ６は
、それぞれ第１．第２．第３．第４．第５及び第６のス
イッチＳ１．Ｓ２．Ｓ５．Ｓ４．Ｓ５及びＳ６の制御信
号を示し、Ｖ、ｎ、ＶＲ，Ｑ及び司は、それぞれ信号出
力端子工 、参照電源端子Ｒ、信号用ｎ
ｅｆ力端子Ｏｕｔ、及び０ｕｔ２の
電圧である。
最初、制御信号φ 、φ 、φ 及びφ６をハインベル
（Ｈ）に、゛制御信号φ２及びφ３をロウレベル（Ｌ）
にして、第１．第４．第５及び第６のスイッチＳ１．Ｓ
４．Ｓ５及びＳ６をオン状態に、第２及び第３のスイッ
チＳ２及びＳ３をオフ状態として。
（Ｈ）に、゛制御信号φ２及びφ３をロウレベル（Ｌ）
にして、第１．第４．第５及び第６のスイッチＳ１．Ｓ
４．Ｓ５及びＳ６をオン状態に、第２及び第３のスイッ
チＳ２及びＳ３をオフ状態として。
第１及び第２の差動増幅器Ａ、及びＡ２の出力電圧（信
号出力端子Ｏｕｔ、及び０ｕｔ２の電圧）Ｑ＄（＝Ｖ
）及び互（＝Ｖ ）を、動作中心電ｏｕｔ１
ｏｕｔ２圧ｖａｃ１（中ｖＲ
）及びｖａｃ２（キｖＲ）に予め充電しておく。
号出力端子Ｏｕｔ、及び０ｕｔ２の電圧）Ｑ＄（＝Ｖ
）及び互（＝Ｖ ）を、動作中心電ｏｕｔ１
ｏｕｔ２圧ｖａｃ１（中ｖＲ
）及びｖａｃ２（キｖＲ）に予め充電しておく。
信号入力端子■ に印加される入力電圧■、が安ｎ
ｌｎ定後２時刻ｔ１で、制御信号φ５．φ６をハ
イレベル（Ｈ）からロウレベル（Ｌ）にして、第５及び
第６のスイッチＳ５及びＳ６をオン状態からオフ状態に
変化させると、第１の差動増幅器Ａ１は、入力電圧ｖｉ
ｎと参照電圧ｖＲの差を検出して、その出力Ｑ（＝Ｖｏ
ｕｔ、）は、μ、（ｖｉｎ−ＶＲ）に向かって変化しく
ただし１μｍは差動増幅器Ａ、のダインである）。
ｌｎ定後２時刻ｔ１で、制御信号φ５．φ６をハ
イレベル（Ｈ）からロウレベル（Ｌ）にして、第５及び
第６のスイッチＳ５及びＳ６をオン状態からオフ状態に
変化させると、第１の差動増幅器Ａ１は、入力電圧ｖｉ
ｎと参照電圧ｖＲの差を検出して、その出力Ｑ（＝Ｖｏ
ｕｔ、）は、μ、（ｖｉｎ−ＶＲ）に向かって変化しく
ただし１μｍは差動増幅器Ａ、のダインである）。
第２の差動増幅器Ａ２は、第１の差動増幅器Ａ１の出力
Ｖ。ｕｔｌと参照電圧ｖＲの差を検出して、その出力”
（” ”ｏｕｔ２ ）は、−μ２ （”ｏｕｔｌ
’Ｒ）に向かって変化する。（ただし、μ２は第２の差
動増幅器Ａ２のダインである）。
Ｖ。ｕｔｌと参照電圧ｖＲの差を検出して、その出力”
（” ”ｏｕｔ２ ）は、−μ２ （”ｏｕｔｌ
’Ｒ）に向かって変化する。（ただし、μ２は第２の差
動増幅器Ａ２のダインである）。
その直後２時刻ｔ２で、制御信号φ１．φ４をハイレベ
ル（Ｈ）からロウレベル（Ｌ）に、制御信号φ２．φ３
をロウレベル（Ｌ）からハイレベル（Ｈ）にして、第１
及び第４のスイッチＳ１及びＳ４をオン状態からオフ状
態に、第２及び第３のスイッチＳ２及びＳ３をオフ状態
からオン状態へ変化させると、第１の差動増幅器Ａ、に
は、正相入力端子及び負相入力端子の両方よシ正帰還が
かがシ、その出力Ｑは高速でμ、（ｖｏｕｔ、−ｖｏｕ
ｔ２）に向かって高速でその最大動作電圧Ｖ まで変
化し、そこで安ａｘ１ 定し、一方、第２の差動増幅器Ａ２の出力可も高速でそ
の最大動作電圧ｖｍａＸ２まで変化し、そこで安定する
。
ル（Ｈ）からロウレベル（Ｌ）に、制御信号φ２．φ３
をロウレベル（Ｌ）からハイレベル（Ｈ）にして、第１
及び第４のスイッチＳ１及びＳ４をオン状態からオフ状
態に、第２及び第３のスイッチＳ２及びＳ３をオフ状態
からオン状態へ変化させると、第１の差動増幅器Ａ、に
は、正相入力端子及び負相入力端子の両方よシ正帰還が
かがシ、その出力Ｑは高速でμ、（ｖｏｕｔ、−ｖｏｕ
ｔ２）に向かって高速でその最大動作電圧Ｖ まで変
化し、そこで安ａｘ１ 定し、一方、第２の差動増幅器Ａ２の出力可も高速でそ
の最大動作電圧ｖｍａＸ２まで変化し、そこで安定する
。
以上説明したように２本発明によれば、従来回路におけ
る差動増幅器の負相入力端子にも正帰還をかけることに
よシ、比較速度を更に高速化できる効果がある。又、第
１の差動増幅器と第２の差動増幅器の出力が互いに逆極
性となる為に、同時に２極性の信号を得るという利点も
ある。
る差動増幅器の負相入力端子にも正帰還をかけることに
よシ、比較速度を更に高速化できる効果がある。又、第
１の差動増幅器と第２の差動増幅器の出力が互いに逆極
性となる為に、同時に２極性の信号を得るという利点も
ある。
第１図は本発明による比較器の一実施例の構成を示した
回路図、第２図は第１図の回路の動作を説明するための
タイムチャート、第３図は従来の比較器の構成を示した
回路図、第４図は第３図の回路の動作を説明するための
タイムチャートである。 ■。・・・信号入力端子、Ｒｅｆ・・・参照電源端子、
ｏｕｔｌ。 ０ｕｔ２・・・信号出力端子Ｉ Ａ１１ Ａ２・・・差
動増幅器。 Ｓｌ ｙＳ２ ＋Ｓ３ ＋ Ｓ４ ｅｓ５ 、ｓ６・−
スイッチ。 （σ ず ダ ず ４ ｄ
回路図、第２図は第１図の回路の動作を説明するための
タイムチャート、第３図は従来の比較器の構成を示した
回路図、第４図は第３図の回路の動作を説明するための
タイムチャートである。 ■。・・・信号入力端子、Ｒｅｆ・・・参照電源端子、
ｏｕｔｌ。 ０ｕｔ２・・・信号出力端子Ｉ Ａ１１ Ａ２・・・差
動増幅器。 Ｓｌ ｙＳ２ ＋Ｓ３ ＋ Ｓ４ ｅｓ５ 、ｓ６・−
スイッチ。 （σ ず ダ ず ４ ｄ
Claims (1)
- 【特許請求の範囲】 １、信号入力端子と、該信号入力端子に一端が接続され
た第１のスイッチと、該第１のスイッチの他端に正相入
力端子が接続された第１の差動増幅器と、該第１の差動
増幅器の正相入力端子に一端が接続され、前記第１の差
動増幅器の出力端子に他端が接続された第２のスイッチ
と、参照電源端子と、該参照電源端子に正相入力端子が
接続され、前記第１の差動増幅器の出力端子に負相入力
端子が接続された第２の差動増幅器と、前記第１の差動
増幅器の負相入力端子に一端が接続され、前記第２の差
動増幅器の出力端子に他端が接続された第３のスイッチ
と、前記参照電源端子に一端が接続され、前記第１の差
動増幅器の負相入力端子に他端が接続された第４のスイ
ッチと、前記参照電源端子に一端が接続され、前記第１
の差動増幅器の出力端子に他端が接続された第５のスイ
ッチと、前記参照電源端子に一端が接続され、前記第２
の差動増幅器の出力端子に他端が接続された第６のスイ
ッチとから成る比較器。 ２、前記第１及び第２の差動増幅器の出力の動作中心電
圧が、前記参照電源端子の電圧にほぼ等しくなるように
設定される特許請求の範囲第１項記載の比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421285A JPS6215918A (ja) | 1985-07-15 | 1985-07-15 | 比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421285A JPS6215918A (ja) | 1985-07-15 | 1985-07-15 | 比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215918A true JPS6215918A (ja) | 1987-01-24 |
Family
ID=15579292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15421285A Pending JPS6215918A (ja) | 1985-07-15 | 1985-07-15 | 比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359652A (en) * | 1991-07-01 | 1994-10-25 | U.S. Philips Corporation | Tone receiver comprising a switch capacitor zero crossing detector |
| US6434655B1 (en) | 1998-06-04 | 2002-08-13 | Stmicroelectronics S.A. | Fast access to buffer circuits |
-
1985
- 1985-07-15 JP JP15421285A patent/JPS6215918A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359652A (en) * | 1991-07-01 | 1994-10-25 | U.S. Philips Corporation | Tone receiver comprising a switch capacitor zero crossing detector |
| US6434655B1 (en) | 1998-06-04 | 2002-08-13 | Stmicroelectronics S.A. | Fast access to buffer circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415862A (en) | Pulse width modulation amplifier | |
| JP2001185965A (ja) | 半導体集積回路 | |
| JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
| US6097248A (en) | Switched capacitor amplifier with one-clock delay | |
| JPS6215918A (ja) | 比較器 | |
| JPH04293306A (ja) | 増幅器 | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| US4217556A (en) | Output amplifying circuit | |
| JPS62126709A (ja) | コンパレ−タ | |
| JP3931323B2 (ja) | スイッチトキャパシタアンプ | |
| JPS6110312A (ja) | 信号変換回路 | |
| JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
| US20230208366A1 (en) | Adaptive Sample and Hold Circuit for Signal Amplifier Range Selection | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| US9401701B1 (en) | Time signal generating circuit and time signal generating method | |
| JPS62130016A (ja) | パルス幅変調制御回路 | |
| JP3094314B2 (ja) | Ａ／ｄコンバータ | |
| SU1341712A1 (ru) | Мостовой усилитель мощности | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JPH04105564A (ja) | パルス幅変調回路 | |
| JP2580831B2 (ja) | クランプ回路 | |
| SU1182678A1 (ru) | Преобразователь напр жени в частоту | |
| JP2009271039A (ja) | 両電圧端の電流検知に応用する回路 | |
| JPH0435966Y2 (ja) | ||
| JPH10150325A (ja) | 電力増幅器 |