JPH04105564A

JPH04105564A - パルス幅変調回路

Info

Publication number: JPH04105564A
Application number: JP2221253A
Authority: JP
Inventors: Sukehiro Miura; 資弘三浦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-08-24
Filing date: 1990-08-24
Publication date: 1992-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、インバータ等のスイッチング制御においてス
イッチング損失を低減することを目的としたパルス幅変
調（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ　
：ＰＷＭ）回路に関するものである。

（従来の技術）従来のＰＷＭ回路ば第８図のような構成になっていた。

すなわち、三角状波（鋸状波又は三角波）発生器１１か
らの出力信号Ｓ１□と入力交流信号ＩＮとを２人力とす
る比較器１２とによって構成され、この比較器１２から
変調出力ＯＵＴを得るものである。このような構成によ
って第９図に示すような信号処理を行うことができる。

つまり、０を中心として鋸状波Ｓ１□を正、負に振らせ
、この鋸状波と入力信号ＩＮとの交点に対応する矩形波
信号をＯＵＴとして取り出すことができる。

（発明が解決しようとする課題）しかしながら、上記従来技術によると第９図の波形図か
らも明らかなように、ＯＶ出力時（図示Ｙ部分）では正
側と負側との振幅関係が５０％となり、これに基づいて
パワー回路の制御を行った場合、無負荷時でも損失を発
生するという問題があった。

本発明は前記課題を解決して、Ｏ■出力時のスイッチン
グによる損失を減少させたＰＷＭ回路を提供することを
目的とするものである。

［発明の構成］（課題を解決するための手段）前記課題を解決するために本発明は、交流信号の正側を
取り込む正側スライサと、交流信号の負側を取り込む負
側スライサと、正側スライサの出力側に設けられた正側
比較器と、負側スライサの出力側に設けられた負側比較
器と、前記各比較器の基準端子に所定の波形信号を供給
する波形発生器とからなり、前記各比較器から正、負の
出力をそれぞれ得るようにしたものである。

（作　用）正側出力信号、負側出力信号を個別に取り出して、これ
を各スイッチング信号として使用するのでＯＶ出力時に
両極側のスイッチング信号が同時に発生することは無く
なり、従ってスイッチング時の損失を減少させることが
できる。

（実施例）第１図は本発明の第１実施例を示すものであり、入力源
１と、この入力源１からの交流入力信号ＩＮを共通に入
力する正側スライサ２及び負側スライサ３と、正側スラ
イサ２の出力を一方の入力とする正側比較器４と、負側
スライサ３の出力を反転させる絶対値回路７と、この絶
対値回路７の出力を一方の入力とする負側比較器５及び
、各比較器４，５の基準端子に鋸状波又は三角波等の波
形を入力する波形発生器６とによって構成されている。

前記各スライサ２，３はそれぞれ正側。

負側のみの出力を得る回路であり、また各比較器４．５
の出力が正側出力信号０ＵＴ１及び負側出力信号０ＵＴ
２として出力されそれぞれスイッチング信号として後段
のインバータ回路１３に供給されるようになっている。

次に第２図の波形図をも参照して前記回路の動作を説明
する。正側、負側スライサ２，３に第２図に示す入力信
号ＩＮが入ると、各スライサからは正側信号、負側信号
が出力される。正側比較器４では正側スライサ２の出力
信号Ｓ２と波形発生器６からの三角波（鋸状波）Ｓ工と
の比較が行われ、出力ＯＵＴユが出力される。また、負
側スライサ３からの出力信号は絶対値回路７によって極
性の反転が行われ、その出力信号Ｓ７と前記鋸状波信号
Ｓ工とが負側比較器５で比較され０ＵＴ２が出力される
。これがインバータ回路１３に入力され、インバータ出
力ＯＵＴが得られる。

このようにして正側、負側それぞれ個別の信号として出
力されそれぞれのスイッチング信号として使用される。

この結果ＯＶ出力時にはインバータ出力ＯＵＴのＹ□、
Ｙ２に示すように短時間のパルスしか表われない。

第３図は本発明の第２の実施例を示すものであり、前記
第１図の構成と異なるところは前記絶対値回路に変えて
基準電圧Ｖ、と負側スライサ３の出力とを加算する加算
器８を設けた点である。このような回路によっても第４
図の波形図に示すように、正側比較器４では負側スライ
サ２の出力信号Ｓ２と鋸状波Ｓ１との比較が行われてＯ
ＵＴ。

が出力され、負側比較器５では前記加算器８によって正
側にシフトされた出力信号Ｓ８と鋸状波Ｓ１との比較が
行われ０ＵＴ２が出力され、これがインバータ１３に入
力される。従って、前記実施例同様Ｏｖ出力時には信号
が表われない。

前記両実施例とも、インバータ出力として正側又は負側
の出力となっているとき、反対側のスイッチング素子は
停止しているので、スイッチングによる損失は従来のほ
ぼ半分程度に抑えることができる。

第５図は本発明の第３実施例を示すものであり、前記各
実施例と異なる構成は、正側スライサ２と正側比較器４
との間に基準電圧Ｖ、を加算する加算器９を挿入し、ま
た、負側スライサ３と負側比較器５との間に２つの基準
電圧Ｖ、、Ｖ、を加算する加算器１０を挿入した点であ
る。

次に第６図の波形図を参照して第５図の回路の動作説明
を行う。尚、この動作説明では入力ＩＮがＯＶの場合を
例として説明する。

Ｏｖの入力ＩＮは正側スライサ２を介して加算器９に入
力され、加算器９によってＶ、の値だけ持ち上げられて
正側比較器４に入力される。−力負側スライサ３を介し
て加算器１０に入力され、そこでＶ、−Ｖ、分加算され
て負側比較器５に入力される。各比較器４，５の出力は
第６図のＯＵＴ、、０ＵＴ２の如くヒゲ状のパルスにな
る。

第７図は鋸状波Ｓよ、Ｓ２と各出力ＯＵＴ、。

０ＵＴ２及びインバータ回路１３の出力ＯＵＴとの関係
を拡大して示すものである。このようにＯＶ大入力時も
ＯＮ、ＯＦＦのスイッチング信号が出力されるが、その
期間は極少であり、従来よりもスイッチング素子のＯＮ
抵抗に起因する損失は、はるかに少なくなる。

［発明の効果］以上詳述した本発明によれば、正側変調信号と負側変調
信号を個別的に得るようにしているので、これらをそれ
ぞれのスイッチング信号として使用した場合にはＯｖの
時点におけるスイッチング損失を減少させることができ
、また、ＯＶ大入力際のスイッチング損失も極めて小さ
なものとすることのできるパルス幅変調回路を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図、第２図はそ
の動作説明のための波形図、第３図は本発明の第２実施
例を示す回路図、第４図はその動作説明のための波形図
、第５図は本発明の第３実施例を示す回路図、第６図は
その動作説明のための波形図、第７図は第６図の部分的
拡大図、第８図は従来回路の回路図、第９図はその動作
説明のための波形図である。１・・・入力源、　２・・・正側スライサ、３・・・負
側スライサ、　４・・・正側比較器、５・・・負側比較
器、　６・・・波形発生器、７・・・絶対値回路、　８
．　９．　１０・・・加算器、１３・・・インバータ回
路。

Claims

【特許請求の範囲】

（１）交流信号の正側を取り込む正側スライサと、交流
信号の負側を取り込む負側スライサと、正側スライサの
出力側に設けられた正側比較器と、負側スライサの出力
側に設けられた負側比較器と、前記各比較器の基準端子
に所定の波形信号を供給する波形発生器とからなり、前
記各比較器から正、負の出力をそれぞれ得るようにした
パルス幅変調回路。
（２）前記正側スライサ又は負側スライサの出力側に所
定電圧を加算する加算器を挿入接続した請求項１記載の
パルス幅変調回路。