JPS62159551A - パケツトの受信順序番号判定方法 - Google Patents
パケツトの受信順序番号判定方法Info
- Publication number
- JPS62159551A JPS62159551A JP61000565A JP56586A JPS62159551A JP S62159551 A JPS62159551 A JP S62159551A JP 61000565 A JP61000565 A JP 61000565A JP 56586 A JP56586 A JP 56586A JP S62159551 A JPS62159551 A JP S62159551A
- Authority
- JP
- Japan
- Prior art keywords
- register
- general
- packet
- order number
- reception order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パケット交換機等のパケット通信システムに
おける、受付パケット受信順序番号の正当性の判定方法
に関する。
おける、受付パケット受信順序番号の正当性の判定方法
に関する。
パケット交換機等のパケット通信装置は、パケットを受
信すると、その受信パケット中の制御情報の分析を行う
。その分析の一つとして、受信順序番号の正当性の判定
がある。受信順序番号の正当性の判定手順としては、例
えば次のようなことを行う。パケットを受信したパケッ
ト通信システムは、自メモリ内に、最旧未確認送信状態
変数し、送信状態変数Ｓを保持しており、これらをメモ
リより取り出し、受信したパケット中の受信順序番号Ｎ
（Ｒ）と比較し、Ｌ≦Ｎ （Ｒ）≦Ｓであれば、正常
であると判定し、それ以外の場合は異常であると判定す
る。
信すると、その受信パケット中の制御情報の分析を行う
。その分析の一つとして、受信順序番号の正当性の判定
がある。受信順序番号の正当性の判定手順としては、例
えば次のようなことを行う。パケットを受信したパケッ
ト通信システムは、自メモリ内に、最旧未確認送信状態
変数し、送信状態変数Ｓを保持しており、これらをメモ
リより取り出し、受信したパケット中の受信順序番号Ｎ
（Ｒ）と比較し、Ｌ≦Ｎ （Ｒ）≦Ｓであれば、正常
であると判定し、それ以外の場合は異常であると判定す
る。
従来の方法においては、パケット通信システムの各パケ
ット交換機に用いられている汎用マイクロプロセッサ（
例えばモトローラ社ｊｆｉＢ８０００）は、Ｎ （Ｒ）
判定手順を行うのに、汎用の命令を用いる。汎用の命令
は多くの場合、汎用レジスタを用いる。そのため、Ｎ
（Ｒ）判定手順のはじめに、Ｎ （Ｒ）判定手順以前に
汎用レジスタ群に入っていた値を、スタックへ退避し、
Ｎ （Ｒ）判定手順中で、それらの汎用レジスタ群を自
由に使えるようにし、Ｎ （Ｒ）判定手順の最後に、ス
タック中の値を汎用レジスタ群の中へ回復する。この汎
用レジスタ群の退避及び回復を行う命令の命令実行サイ
クルは、他の命令の約１０倍であり、これにより、Ｎ
（Ｒ）判定手順の処理速度が遅くなる。
ット交換機に用いられている汎用マイクロプロセッサ（
例えばモトローラ社ｊｆｉＢ８０００）は、Ｎ （Ｒ）
判定手順を行うのに、汎用の命令を用いる。汎用の命令
は多くの場合、汎用レジスタを用いる。そのため、Ｎ
（Ｒ）判定手順のはじめに、Ｎ （Ｒ）判定手順以前に
汎用レジスタ群に入っていた値を、スタックへ退避し、
Ｎ （Ｒ）判定手順中で、それらの汎用レジスタ群を自
由に使えるようにし、Ｎ （Ｒ）判定手順の最後に、ス
タック中の値を汎用レジスタ群の中へ回復する。この汎
用レジスタ群の退避及び回復を行う命令の命令実行サイ
クルは、他の命令の約１０倍であり、これにより、Ｎ
（Ｒ）判定手順の処理速度が遅くなる。
また、従来の方法においては、Ｎ （Ｒ）判定手順を、
複数の命令を用いて行うため、各命令についての命令ス
イッチ、命令デコードの時間を考慮する必要がある。ま
た、命令ブリフェッチ等により、命令フェッチ、デコー
ド時間が隠れるように設計されている場合でも、命令長
が長い場合や、分岐命令による分岐のために、最適な処
理が行われない場合がある。これらのために、Ｎ （Ｒ
）判定手順の処理速度が遅くなる。
複数の命令を用いて行うため、各命令についての命令ス
イッチ、命令デコードの時間を考慮する必要がある。ま
た、命令ブリフェッチ等により、命令フェッチ、デコー
ド時間が隠れるように設計されている場合でも、命令長
が長い場合や、分岐命令による分岐のために、最適な処
理が行われない場合がある。これらのために、Ｎ （Ｒ
）判定手順の処理速度が遅くなる。
本発明の目的は、従来方法の問題点を解決し、汎用レジ
スタ群のスタックへの退避、及びスタックからの回復を
行わずに、高速に受信パケットの受信順序番号の正当性
の判定を行う方法を提供することにある。
スタ群のスタックへの退避、及びスタックからの回復を
行わずに、高速に受信パケットの受信順序番号の正当性
の判定を行う方法を提供することにある。
本発明では、受信パケットの受信順序番号Ｎ（Ｒ）正当
性の判定を行う場合に、プロセッサの汎用レジスタでは
なく、プログラム命令では指定できない内部レジスタに
、Ｎ （Ｒ）判定に使用するデータをロードし、このロ
ードされたデータを用いて、Ｎ （Ｒ）判定を演算手段
にて行うように制御するようにした。これにより、Ｎ
（Ｒ）判定処理時、汎用レジスタ群のスタックへの退避
、及びスタックからの回復を行う必要をなくした。
性の判定を行う場合に、プロセッサの汎用レジスタでは
なく、プログラム命令では指定できない内部レジスタに
、Ｎ （Ｒ）判定に使用するデータをロードし、このロ
ードされたデータを用いて、Ｎ （Ｒ）判定を演算手段
にて行うように制御するようにした。これにより、Ｎ
（Ｒ）判定処理時、汎用レジスタ群のスタックへの退避
、及びスタックからの回復を行う必要をなくした。
以下、本発明の実施例を図に従って説明する。
第３図は、自局と他局とのパケット通信のシーケンスを
表わし、それ自体、公知である。１２゜１３は、自局が
他局へ送信するパケットであり、１４は、自局が他局よ
り受信するパケットである。
表わし、それ自体、公知である。１２゜１３は、自局が
他局へ送信するパケットであり、１４は、自局が他局よ
り受信するパケットである。
時間１０〜７０は、数が大きくなるに従って９時間が経
過することを表わしている。Ｎ （Ｓ）は送信順序番号
、Ｎ （Ｒ）は受信順序番号、Ｌは最旧未確認送信状態
変数、Ｓは送信状態変数である。
過することを表わしている。Ｎ （Ｓ）は送信順序番号
、Ｎ （Ｒ）は受信順序番号、Ｌは最旧未確認送信状態
変数、Ｓは送信状態変数である。
時間１０は初期状態であり、’ｒ＝＝ｏ、ｓ＝ｏである
。時間２０で自局は他局へ、Ｎ （Ｓ） ＝Ｏ，Ｎ（Ｒ
）＝Ｏのパケットを送信し、その後送信完了に伴い時間
３０で、Ｓの値が１だけ更新され、Ｓ；１になる。時間
４０で自局は他局へ、Ｎ （Ｓ）＝１．Ｎ （Ｒ）＝Ｏ
パケットを送信し、その後、時間５０で、送信完了に伴
いＳの値が１だけ更新され、Ｓ＝２になる。時間６０で
、自局は他局より、Ｎ （Ｓ）＝Ｏ，Ｎ （Ｒ）＝２の
パケットを送信する。このＮ （Ｒ）＝２は、以前自局
が他局２へ送信したＮ （Ｓ）＝Ｏ，Ｎ （Ｓ）＝１（
７）パケットを、他局は確かに受信したということを、
他局が自局に知らせるという意味を持っている。他局は
そのメモリ内に、受信状態変数Ｒ（図示していない）を
持っており、他局はパケットを１つ受信する毎にＲの値
を１ずつ更新する。他局は、パケットを送信する際に、
その送信するパケットの受信順序番号Ｎ （Ｒ）の値と
して、その時のメモリ内のＲの値を入れる。
。時間２０で自局は他局へ、Ｎ （Ｓ） ＝Ｏ，Ｎ（Ｒ
）＝Ｏのパケットを送信し、その後送信完了に伴い時間
３０で、Ｓの値が１だけ更新され、Ｓ；１になる。時間
４０で自局は他局へ、Ｎ （Ｓ）＝１．Ｎ （Ｒ）＝Ｏ
パケットを送信し、その後、時間５０で、送信完了に伴
いＳの値が１だけ更新され、Ｓ＝２になる。時間６０で
、自局は他局より、Ｎ （Ｓ）＝Ｏ，Ｎ （Ｒ）＝２の
パケットを送信する。このＮ （Ｒ）＝２は、以前自局
が他局２へ送信したＮ （Ｓ）＝Ｏ，Ｎ （Ｓ）＝１（
７）パケットを、他局は確かに受信したということを、
他局が自局に知らせるという意味を持っている。他局は
そのメモリ内に、受信状態変数Ｒ（図示していない）を
持っており、他局はパケットを１つ受信する毎にＲの値
を１ずつ更新する。他局は、パケットを送信する際に、
その送信するパケットの受信順序番号Ｎ （Ｒ）の値と
して、その時のメモリ内のＲの値を入れる。
自局が時間６０で、他局よりパケットを受信した後自局
のプロセッサは次のようにＮ （Ｒ）判定手順を行う。
のプロセッサは次のようにＮ （Ｒ）判定手順を行う。
受信したパケットＮ （Ｒ）＝２を、時間５０でのＬ＝
Ｏ，Ｓ＝２と比較し、Ｌ≦Ｎ（Ｒ）≦Ｓであることを確
認し、受信したＮ （Ｒ）は正常であると判定する。こ
こでもし、Ｌ）Ｎ（Ｒ）であるとすると、他局により一
定確認されたパケットが、このＮ （Ｒ）によると確認
されていないということになり不当である。また、もし
Ｎ （Ｒ）＞Ｓであるとすると、自局が未だ送信してい
ないパケットを、他局が受信したことを確認したという
ことになり不当である。
Ｏ，Ｓ＝２と比較し、Ｌ≦Ｎ（Ｒ）≦Ｓであることを確
認し、受信したＮ （Ｒ）は正常であると判定する。こ
こでもし、Ｌ）Ｎ（Ｒ）であるとすると、他局により一
定確認されたパケットが、このＮ （Ｒ）によると確認
されていないということになり不当である。また、もし
Ｎ （Ｒ）＞Ｓであるとすると、自局が未だ送信してい
ないパケットを、他局が受信したことを確認したという
ことになり不当である。
時間７０で、Ｌの値として、時間６０で受信したパケッ
トのＮ （Ｒ）＝２を入れ、Ｌ＝２となる。
トのＮ （Ｒ）＝２を入れ、Ｌ＝２となる。
Ｌ、Ｓ、Ｎ （Ｒ）の値としては、０がら７までの循環
する数を使用する６ 第１図は、本発明によるパケットの受信順序番号Ｎ （
Ｒ）判定方法の一実施例の構成を示す。１は、プロセッ
サが実行するプロゲラ１１命令が入る命令レジスタであ
り、ここでは、本発明によるＮ（Ｒ）判定方法を１命令
で行うプログラム命令が、入っている。２は、命令レジ
スタのビット０〜３の値により選択される汎用のアドレ
スレジスタＡエ ３は、命令レジスタのビット９〜１１
の値により選択される汎用のデータレジスタＤ、である
。
する数を使用する６ 第１図は、本発明によるパケットの受信順序番号Ｎ （
Ｒ）判定方法の一実施例の構成を示す。１は、プロセッ
サが実行するプロゲラ１１命令が入る命令レジスタであ
り、ここでは、本発明によるＮ（Ｒ）判定方法を１命令
で行うプログラム命令が、入っている。２は、命令レジ
スタのビット０〜３の値により選択される汎用のアドレ
スレジスタＡエ ３は、命令レジスタのビット９〜１１
の値により選択される汎用のデータレジスタＤ、である
。
４は、命令レジスタのビット１２〜１５の値により選択
されるマイクロプログラムの実行を行う制御記憶装置で
ある。５はメモリ、６はメモリ中のテーブル、７はテー
ブル中のＬの値が入る場所、８はテーブル中のＳの値が
入る場所である。Ｌ。
されるマイクロプログラムの実行を行う制御記憶装置で
ある。５はメモリ、６はメモリ中のテーブル、７はテー
ブル中のＬの値が入る場所、８はテーブル中のＳの値が
入る場所である。Ｌ。
Ｓの値は、パケットの送信、受付に伴い更新されるが、
この更新に関しては図示していない９゜１０．１１は、
プログラム命令により制御できない内部レジスタＲｋ、
Ｒ，、Ｒ−である。１２゜１３は、Ｎ （Ｒ）の正当
性の判定を行う際に使用する比較器及び加算機である。
この更新に関しては図示していない９゜１０．１１は、
プログラム命令により制御できない内部レジスタＲｋ、
Ｒ，、Ｒ−である。１２゜１３は、Ｎ （Ｒ）の正当
性の判定を行う際に使用する比較器及び加算機である。
１４は、Ｎ （Ｒ）判、定手順の結果であるリターンコ
ード０又は１を入れるデータレジスタＤ２である。
ード０又は１を入れるデータレジスタＤ２である。
本実施例では、プロセッサとして、モトローラ社製マイ
クロプロセッサ６８０００と互換のものを使用するもの
とする。
クロプロセッサ６８０００と互換のものを使用するもの
とする。
第２図は、制御記憶装置４中の、Ｎ （Ｒ）判定手順を
行うマイクロプログラムが行う処理のフローチャー１へ
である。
行うマイクロプログラムが行う処理のフローチャー１へ
である。
以下、第１図、第２図を用いて、本実施例の動作を説明
する。
する。
ステップ１０１では、次のことを行う。
プロセッサは、命令レジスタ１の第２〜０ピツ１への値
により、プロセッサ内のＡ７を除く汎用アドレスレジス
タＡＯ−Ａ６のうちの１っＡ、レジスタ２を選択し、第
１１〜８ビツトの値により、プロセッサ内のＤ２レジス
タ１４奈除く汎用データレジスタＤｏ、ＤＩ、Ｄ３〜Ｄ
７のうちの１つり、レジスタ３を選択する。アドレスレ
ジスタＡ。
により、プロセッサ内のＡ７を除く汎用アドレスレジス
タＡＯ−Ａ６のうちの１っＡ、レジスタ２を選択し、第
１１〜８ビツトの値により、プロセッサ内のＤ２レジス
タ１４奈除く汎用データレジスタＤｏ、ＤＩ、Ｄ３〜Ｄ
７のうちの１つり、レジスタ３を選択する。アドレスレ
ジスタＡ。
（７）の中には、本命令の実行以前に、プロセッサの外
部にあるメモリ５中のり、Ｓを含むテーブル６の先頭ア
ドレスが入れられている。テーブルの先頭からり、Ｓの
相対的な位置はわかっているため、Ｌ、Ｓのアドレスが
わかる。プロセッサは、Ｌ、Ｓの値をメモリ５より読み
出し、内部レジスタＲ１（１０）、Ｒ，（１１）にそれ
ぞれ入れる６データレジスタＤＪ （３）の第７〜５ピ
クトには、本命令の実行以前に、受信したパケットのＮ
（Ｒ）の値が入れられている。プロセッサは、Ｎ （
Ｒ）の値を。
部にあるメモリ５中のり、Ｓを含むテーブル６の先頭ア
ドレスが入れられている。テーブルの先頭からり、Ｓの
相対的な位置はわかっているため、Ｌ、Ｓのアドレスが
わかる。プロセッサは、Ｌ、Ｓの値をメモリ５より読み
出し、内部レジスタＲ１（１０）、Ｒ，（１１）にそれ
ぞれ入れる６データレジスタＤＪ （３）の第７〜５ピ
クトには、本命令の実行以前に、受信したパケットのＮ
（Ｒ）の値が入れられている。プロセッサは、Ｎ （
Ｒ）の値を。
データレジスタＤ１から読み出し、内部レジスタＲｋ（
９）に入れる。
９）に入れる。
ステップ１０２〜１０５は、Ｌ、Ｓ、Ｎ （Ｒ）の値と
して、Ｏから７までの循環する数を使うことに対する処
理である。ステップ１０２で比較器１２を使ってＲｋレ
ジスタとＲ，レジスタの値を比較し、Ｒｋ＜ Ｒ−なら
ば（即ちＳ＜Ｌならば）、ステップ１０３で、加算器１
３を使ってＲｈ レジスタの値に８を加え、Ｒｋレジス
タに入れる。ステップ１０４で、比較器１２を使ってＲ
ｔ レジスタとＲ，レジスタの値を比較し、Ｒｔ ＜
Ｒ−ならば（即ちＮ （Ｒ）（Ｌならば）ステップ１０
５で加算機１３を使ってＲｔレジスタの値に８を加え、
Ｒ，レジスタに入れる。
して、Ｏから７までの循環する数を使うことに対する処
理である。ステップ１０２で比較器１２を使ってＲｋレ
ジスタとＲ，レジスタの値を比較し、Ｒｋ＜ Ｒ−なら
ば（即ちＳ＜Ｌならば）、ステップ１０３で、加算器１
３を使ってＲｈ レジスタの値に８を加え、Ｒｋレジス
タに入れる。ステップ１０４で、比較器１２を使ってＲ
ｔ レジスタとＲ，レジスタの値を比較し、Ｒｔ ＜
Ｒ−ならば（即ちＮ （Ｒ）（Ｌならば）ステップ１０
５で加算機１３を使ってＲｔレジスタの値に８を加え、
Ｒ，レジスタに入れる。
ステップ１０６〜１０９は、Ｎ （Ｒ）判定手順の本体
部分である。
部分である。
ステップ１０Ｇで比較器１２を使ってＲ１レジスタとＲ
，レジスタの値を比較し、Ｒえ＜Ｒ，ならば、ステップ
１０９で、Ｄ２レジスタ１４に、Ｎ （Ｒ）異常を意味
するリターンコード１を入れる。Ｒｍ≧Ｒヨならばステ
ップ１０８を行う。ステップ１０８で、比較器１２を使
ってＲｋレジスタとＲｔ レジスタの値を比較し、Ｒｈ
＜ Ｒｔならば、ステップ１０９で、Ｄ２レジスタ１
４に、Ｎ（Ｒ）異常を意味するリターンコード１を入れ
る。Ｒｋ≧Ｒ４ならばステップ１０８を行う。
，レジスタの値を比較し、Ｒえ＜Ｒ，ならば、ステップ
１０９で、Ｄ２レジスタ１４に、Ｎ （Ｒ）異常を意味
するリターンコード１を入れる。Ｒｍ≧Ｒヨならばステ
ップ１０８を行う。ステップ１０８で、比較器１２を使
ってＲｋレジスタとＲｔ レジスタの値を比較し、Ｒｈ
＜ Ｒｔならば、ステップ１０９で、Ｄ２レジスタ１
４に、Ｎ（Ｒ）異常を意味するリターンコード１を入れ
る。Ｒｋ≧Ｒ４ならばステップ１０８を行う。
ステップ１０８で、Ｄ２レジスタ１４に、Ｎ（Ｒ）が正
常であることを意味するリターンコードＯを入れる。
常であることを意味するリターンコードＯを入れる。
以上で、Ｎ （Ｒ）判定手順を終了する。
本実施例によれば、プロセッサは、Ｎ （Ｒ）判定を行
う場合に、汎用レジスタを使用しないため、Ｎ （Ｒ）
判定手段の始めと終りに、レジスタ群の退避４回復を行
う必要がなく、そのため、Ｎ（Ｒ）判定手順の処理速度
が速くなる。また、本実施例では、Ｎ （Ｒ）判定手順
を一命令で行うため、複数の命令で行う場合に比べて、
命令フェッチ、デコードの時間を一回だけ考慮すれば良
い。また。
う場合に、汎用レジスタを使用しないため、Ｎ （Ｒ）
判定手段の始めと終りに、レジスタ群の退避４回復を行
う必要がなく、そのため、Ｎ（Ｒ）判定手順の処理速度
が速くなる。また、本実施例では、Ｎ （Ｒ）判定手順
を一命令で行うため、複数の命令で行う場合に比べて、
命令フェッチ、デコードの時間を一回だけ考慮すれば良
い。また。
Ｎ （Ｒ）判定手順を、マイクロプログラムにより行う
ため、最適な処理を行うことができる。これらにより、
Ｎ （Ｒ）判定手順の処理速度が速くなる。
ため、最適な処理を行うことができる。これらにより、
Ｎ （Ｒ）判定手順の処理速度が速くなる。
第２図の実施例では、■７．Ｓは、メモリ中にあり、Ｎ
（Ｒ）は汎用レジスタ中にあるとしたが、この他に、
Ｌ、Ｓは汎用レジスタ中にあるとすることも可能であり
、また、 Ｎ （Ｒ）はメモリ中にあるとすることも可
能である。
（Ｒ）は汎用レジスタ中にあるとしたが、この他に、
Ｌ、Ｓは汎用レジスタ中にあるとすることも可能であり
、また、 Ｎ （Ｒ）はメモリ中にあるとすることも可
能である。
第２図の実施例では、ＡＩ レジスタ２の内容はり、Ｓ
を含むテーブルの先頭アドレスであるとしているが、こ
の他に、Ａｉ レジスタ２の内容はＬ又はＳのアドレ
スであるとすることもできる。これにより、テーブルの
先頭番地からのり、Ｓの位置を常に一定にしておく必要
がなくなり、柔軟性が増す。
を含むテーブルの先頭アドレスであるとしているが、こ
の他に、Ａｉ レジスタ２の内容はＬ又はＳのアドレ
スであるとすることもできる。これにより、テーブルの
先頭番地からのり、Ｓの位置を常に一定にしておく必要
がなくなり、柔軟性が増す。
第２図の実施例に示すようなり、Ｓ、Ｎ （Ｒ）の値を
取り出す方法の他に、６８０００で使用されている各種
のアドレッシングモードにより、Ｌ、Ｓ。
取り出す方法の他に、６８０００で使用されている各種
のアドレッシングモードにより、Ｌ、Ｓ。
Ｎ （Ｒ）の値を取り出すことが考えられる。その−例
として、命令レジスタの第Ｏ〜５ビットの６ビツトによ
り、Ｌ、Ｓの値が入っている。汎用レジスタの番号又は
メモリ中の実効アドレスを指定し、命令レジスタの第６
〜１１ビツトにより、受信パケットのＮ （Ｒ）の値が
入っている汎用レジスタの番号又はメモリ中の実効アド
レスを指定するということが考えられる。この方法によ
り、より柔軟に、使用するプログラムに対応することが
可能になる。
として、命令レジスタの第Ｏ〜５ビットの６ビツトによ
り、Ｌ、Ｓの値が入っている。汎用レジスタの番号又は
メモリ中の実効アドレスを指定し、命令レジスタの第６
〜１１ビツトにより、受信パケットのＮ （Ｒ）の値が
入っている汎用レジスタの番号又はメモリ中の実効アド
レスを指定するということが考えられる。この方法によ
り、より柔軟に、使用するプログラムに対応することが
可能になる。
第１図、第２図の実施例では、Ｎ （Ｒ）判定手順を、
−命令で行うとしたが、その他に、Ｎ （Ｒ）判定手順
をいくつかに分割し、複数の命令で行うようにすること
も可能であるにれにより、この分割した一部の命令を、
他の処理に使用することも出来るようになり、より柔軟
性が増す。
−命令で行うとしたが、その他に、Ｎ （Ｒ）判定手順
をいくつかに分割し、複数の命令で行うようにすること
も可能であるにれにより、この分割した一部の命令を、
他の処理に使用することも出来るようになり、より柔軟
性が増す。
以上述べたように、本発明によれば、パケット受信順序
番号判定手順を行う場合に、プロセッサの汎用レジスタ
を使用せず、プログラム命令により指定できない内部レ
ジスタを使用するため、受信順序番号判定手順の始めに
、汎用レジスタ群の値を、スタックへ退避し、また、こ
の退避した値を受信順序番号判定手順の終りに、汎用レ
ジスタ群へ回復するという処理が不必要になり、そのた
め、受信順序番号判定手順の処理速度が速くなる。
番号判定手順を行う場合に、プロセッサの汎用レジスタ
を使用せず、プログラム命令により指定できない内部レ
ジスタを使用するため、受信順序番号判定手順の始めに
、汎用レジスタ群の値を、スタックへ退避し、また、こ
の退避した値を受信順序番号判定手順の終りに、汎用レ
ジスタ群へ回復するという処理が不必要になり、そのた
め、受信順序番号判定手順の処理速度が速くなる。
第１図は、本発明によるパケットの受信順序番号判定手
順の一実施例の構成を表わす図、第２図は、本発明によ
るパケットの受信順序番号判定手順の一実施例の処理内
容を表わすフローチャート、第３図は、２局間でのパケ
ット通過の例を表わすシーケンス図である。 １．４，１５．１８山送受信パケツト。 ｆ Ｚ 図 ■ ３ 図
順の一実施例の構成を表わす図、第２図は、本発明によ
るパケットの受信順序番号判定手順の一実施例の処理内
容を表わすフローチャート、第３図は、２局間でのパケ
ット通過の例を表わすシーケンス図である。 １．４，１５．１８山送受信パケツト。 ｆ Ｚ 図 ■ ３ 図
Claims (1)
- プログラム命令により指定される汎用レジスタ及びメモ
リを有する、プログラム制御のパケット通信装置におい
て、受信パケットの受信順序番号と、該受信順序番号の
正当性の判定に必要なデータを、該汎用レジスタ又はメ
モリから、プログラム命令で指定できない内部レジスタ
へ転送し、該内部レジスタ内のデータにもとづいて、か
つ、演算途中結果を該内部レジスタに格納するようにし
て、該受信順序番号の正当性判定の演算を実行すること
を特徴とする、パケットの受信順序番号判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61000565A JPS62159551A (ja) | 1986-01-08 | 1986-01-08 | パケツトの受信順序番号判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61000565A JPS62159551A (ja) | 1986-01-08 | 1986-01-08 | パケツトの受信順序番号判定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159551A true JPS62159551A (ja) | 1987-07-15 |
Family
ID=11477239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61000565A Pending JPS62159551A (ja) | 1986-01-08 | 1986-01-08 | パケツトの受信順序番号判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010189854A (ja) * | 2009-02-16 | 2010-09-02 | Kyokado Eng Co Ltd | 地盤安定化構造および地盤安定化工法 |
-
1986
- 1986-01-08 JP JP61000565A patent/JPS62159551A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010189854A (ja) * | 2009-02-16 | 2010-09-02 | Kyokado Eng Co Ltd | 地盤安定化構造および地盤安定化工法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858104A (en) | Preceding instruction address based branch prediction in a pipelined processor | |
| US4409654A (en) | Data processor adapted for interruption to an instruction stream | |
| US5713044A (en) | System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor | |
| JPH052484A (ja) | スーパースカラプロセツサ | |
| EP0665668B1 (en) | Timeout process circuit and receiver including this timeout process circuit | |
| EP0094535A2 (en) | Pipe-line data processing system | |
| US5088030A (en) | Branch address calculating system for branch instructions | |
| US5872962A (en) | Program control system | |
| JPS62159551A (ja) | パケツトの受信順序番号判定方法 | |
| US5142630A (en) | System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching | |
| JPS5810943A (ja) | グル−プ同報通信方式 | |
| EP0292791B1 (en) | Microprogrammed systems software instruction undo | |
| JPH11110214A (ja) | 命令制御システム及びその方法 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| US6715058B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| JPH10326192A (ja) | Ｃａｔｖ端末ソフトウェアプログラムダウンロードシステム | |
| JP3169991B2 (ja) | タイミング回復方法及び装置 | |
| JPH02191042A (ja) | 割込み制御方式 | |
| JP2871998B2 (ja) | プログラム修正方式 | |
| JPS62175831A (ja) | タグ付きパイプライン制御方式 | |
| CA1217566A (en) | Real-time data processing system for processing time period commands | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JP2616545B2 (ja) | データ受信システム | |
| JPH01152540A (ja) | データ処理装置 | |
| JP2694774B2 (ja) | プログラム分岐方式 |