JPS62159587A - 映像信号のデジタル記録再生装置 - Google Patents
映像信号のデジタル記録再生装置Info
- Publication number
- JPS62159587A JPS62159587A JP61002439A JP243986A JPS62159587A JP S62159587 A JPS62159587 A JP S62159587A JP 61002439 A JP61002439 A JP 61002439A JP 243986 A JP243986 A JP 243986A JP S62159587 A JPS62159587 A JP S62159587A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- video signal
- clamp
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、映像信号の有効画像領域中の信号のみがデ
ジタル信号で書込まれるデジタルメモリへの映像信号の
記録及びこのデジタルメモリからの映像信号の再生を行
なう映像信号のデジタル記録再生装置に関する。
ジタル信号で書込まれるデジタルメモリへの映像信号の
記録及びこのデジタルメモリからの映像信号の再生を行
なう映像信号のデジタル記録再生装置に関する。
[従来の技術]
第3図は従来の映像信号のデジタル記録再生装置を示す
ブロック線図で、図において、(1)は映像信号入力端
子、(2)はクランプ回路、(3)はクランプ電圧源、
(4)はADコンバータ(デジタル・アナログ変換回路
)、 (5)はデジタルメモリ、(6)はDAコンバー
タ(デジタル・アナログ変換回路)、(7) (8)は
ADコンバータ(4)の入力信号、DAコンバータ(6
)の出力信号のダイナミックレンジEいE2を設定する
第1.第2の基準電圧源、(9)はオフセット電圧源、
(10)はアナログスイッチ、(11)はメモリ制御回
路、(12) (13) (14)及び(15)はメモ
リ制御回路(11)のADコンバータ(4)、デジタル
メモリ(5)、DAコンバータ(6)及びアナログスイ
ッチ(10)への制御信号出力端子、(16)は映像信
号出力端子である。
ブロック線図で、図において、(1)は映像信号入力端
子、(2)はクランプ回路、(3)はクランプ電圧源、
(4)はADコンバータ(デジタル・アナログ変換回路
)、 (5)はデジタルメモリ、(6)はDAコンバー
タ(デジタル・アナログ変換回路)、(7) (8)は
ADコンバータ(4)の入力信号、DAコンバータ(6
)の出力信号のダイナミックレンジEいE2を設定する
第1.第2の基準電圧源、(9)はオフセット電圧源、
(10)はアナログスイッチ、(11)はメモリ制御回
路、(12) (13) (14)及び(15)はメモ
リ制御回路(11)のADコンバータ(4)、デジタル
メモリ(5)、DAコンバータ(6)及びアナログスイ
ッチ(10)への制御信号出力端子、(16)は映像信
号出力端子である。
次にその動作について説明する。入力端子(1)には基
底領域の映像信号が入力し、クランプ回路(2)で入力
映像信号の例えば黒レベルを電圧源(3)からの電圧E
cにクランプされる。このクランプ電圧Ecは、AD、
DAコンバータ(4) (6)のダイナミックレンジを
定める電圧源(7)(8)からの第1゜第2の基準電位
E工、E2内に入力映像信号が収まるよう設定される。
底領域の映像信号が入力し、クランプ回路(2)で入力
映像信号の例えば黒レベルを電圧源(3)からの電圧E
cにクランプされる。このクランプ電圧Ecは、AD、
DAコンバータ(4) (6)のダイナミックレンジを
定める電圧源(7)(8)からの第1゜第2の基準電位
E工、E2内に入力映像信号が収まるよう設定される。
クランプされた映像信号はADコンバータ(4)により
デジタル信号に変換され有効画面領域の映像デジタル信
号のみがデジタルメモリ(5)に書込まれる。つぎにデ
ジタルメモリ(5)から読出された有効画面領域のみの
映像信号はDAコンバータ(6)によりアナログ信号に
変換される。DAコンバータ(6)から出力される映像
信号は有効画面領域のみでブランキング領域の部分は欠
落しているので、別に設定しである電圧源(9)からの
オフセット電圧Eoを時分割多重で挿入することにより
連続した映像信号を再現する。これはアナログスイッチ
(10)を所定のタイミングで切換えることによって行
なう。
デジタル信号に変換され有効画面領域の映像デジタル信
号のみがデジタルメモリ(5)に書込まれる。つぎにデ
ジタルメモリ(5)から読出された有効画面領域のみの
映像信号はDAコンバータ(6)によりアナログ信号に
変換される。DAコンバータ(6)から出力される映像
信号は有効画面領域のみでブランキング領域の部分は欠
落しているので、別に設定しである電圧源(9)からの
オフセット電圧Eoを時分割多重で挿入することにより
連続した映像信号を再現する。これはアナログスイッチ
(10)を所定のタイミングで切換えることによって行
なう。
以上の動作はメモリ制御回路(11)の出力端子(12
) (13) (14)及び(15)への制御信号にも
とづいて行なわれる。
) (13) (14)及び(15)への制御信号にも
とづいて行なわれる。
[発明が解決しようとする問題点]
従来の映像信号のデジタル記録再生装置は以上のように
構成され、クランプ電圧とオフセット電圧とを別々の電
圧源から取出すようにしたので、それぞれ別個に設定調
整するわずられしさがあり、また電源電圧変動や温度変
化による回路部品の特性変化によって両者のバランスが
損われ、結果的に信号再生性が劣化しやすいなでの問題
点があった。
構成され、クランプ電圧とオフセット電圧とを別々の電
圧源から取出すようにしたので、それぞれ別個に設定調
整するわずられしさがあり、また電源電圧変動や温度変
化による回路部品の特性変化によって両者のバランスが
損われ、結果的に信号再生性が劣化しやすいなでの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、クランプ電圧とオフセット電圧を同時に設定
可能で電源電圧変動や温度変化に対しても常に両者のバ
ランスが採られ得る映像信号のデジタル記録再生装置を
得るのを目的とする。
たもので、クランプ電圧とオフセット電圧を同時に設定
可能で電源電圧変動や温度変化に対しても常に両者のバ
ランスが採られ得る映像信号のデジタル記録再生装置を
得るのを目的とする。
[問題点を解決するための手段]
この発明にかかる映像信号にデジタル記録再生装置は、
クランプ回路のクランプ電圧とアナログスイッチによっ
て切換え挿入されるオフセット電圧とを同じ電圧源から
取出すようにしたものである。
クランプ回路のクランプ電圧とアナログスイッチによっ
て切換え挿入されるオフセット電圧とを同じ電圧源から
取出すようにしたものである。
[作 用]
この発明においては、クランプ電圧とオフセット電圧と
を同一電圧源から取出すようにしたので、両者を同時に
設定可能であり、電源電圧の変動、温度変化による電圧
シフトを両者同一方向で同じ量とすることが可能となり
、両者のバランスを常に採ることができ、信号再現性を
常に良好に保つことが可能となる。
を同一電圧源から取出すようにしたので、両者を同時に
設定可能であり、電源電圧の変動、温度変化による電圧
シフトを両者同一方向で同じ量とすることが可能となり
、両者のバランスを常に採ることができ、信号再現性を
常に良好に保つことが可能となる。
[実施例]
以下この発明の一実施例を図について説明する。
第1図はこの発明の一実施例を示すブロック線図、第2
図はその一部を詳細に示した部分回路図である。第1図
において(1)〜(8)、(10)〜(16)は第3図
と同様であり、(17)は、電圧源(3)からの電圧に
、クランプ回路(12)中における電流増幅回路、スイ
ッチング回路等によるクランプ電圧のシフトと同じシフ
トを与えるためのオフセット電圧設定回路、(18)は
この回路の出力電圧端子で、第3図の電圧源(9)の代
りにここからオフセット電圧E。
図はその一部を詳細に示した部分回路図である。第1図
において(1)〜(8)、(10)〜(16)は第3図
と同様であり、(17)は、電圧源(3)からの電圧に
、クランプ回路(12)中における電流増幅回路、スイ
ッチング回路等によるクランプ電圧のシフトと同じシフ
トを与えるためのオフセット電圧設定回路、(18)は
この回路の出力電圧端子で、第3図の電圧源(9)の代
りにここからオフセット電圧E。
が取出される。第2図において、(19)は直流電源。
(20)はクランプ電圧、及びオフセット電圧源(3)
を構成する可変抵抗、(21)は、PNP)−ランジス
タ(22)と抵抗(23)からなる第1のエミッタホロ
ワ回路、(24)は、PNPトランジスタ(25)と抵
抗(26) (27)とからなるトランジスタスイッチ
回路、(28)は、映像信号の黒レベル入力時に印加さ
れるクランプ指令入力端子、(29)は、NPNトラン
ジスタ(30)と抵抗(31)からなる第2のエミッタ
ホロワ回路、(32)は直流阻止用コンデンサ、(33
)は、NPNトランジスタ(34)と抵抗(35)から
なる第3のエミッタホロワ回路、 (36)は、NPN
l−ランジスタ(37)と抵抗(38)からなる第4
のエミッタホロワ回路、(39)は、NPNトランジス
タ(4o)と抵抗(41)からなる第5のエミッタホロ
ワ回路、(42)は、PNP トランジスタ(43)と
抵抗(44)(45)からなる第2のトランジスタスイ
ッチ回路である。
を構成する可変抵抗、(21)は、PNP)−ランジス
タ(22)と抵抗(23)からなる第1のエミッタホロ
ワ回路、(24)は、PNPトランジスタ(25)と抵
抗(26) (27)とからなるトランジスタスイッチ
回路、(28)は、映像信号の黒レベル入力時に印加さ
れるクランプ指令入力端子、(29)は、NPNトラン
ジスタ(30)と抵抗(31)からなる第2のエミッタ
ホロワ回路、(32)は直流阻止用コンデンサ、(33
)は、NPNトランジスタ(34)と抵抗(35)から
なる第3のエミッタホロワ回路、 (36)は、NPN
l−ランジスタ(37)と抵抗(38)からなる第4
のエミッタホロワ回路、(39)は、NPNトランジス
タ(4o)と抵抗(41)からなる第5のエミッタホロ
ワ回路、(42)は、PNP トランジスタ(43)と
抵抗(44)(45)からなる第2のトランジスタスイ
ッチ回路である。
次にその動作について説明する。第2図においてクラン
プ電圧Ec、オフセット電圧Eoの設定は可変抵抗器(
20)により直流電源(19)の電圧を分圧した電圧源
(3)によって行なわれる。この電圧源(3)の電圧は
、クランプ回路(2)において、まず第1のエミッタホ
ロワ回路(21)を経たのち第1のトランジスタスイッ
チ回路(24)を通るが、このスイッチ回路(24)は
端子(1)に入力される映像信号が黒レベルとなるタイ
ミングにのみ端子(28)に入力されるクランプ指令に
よってオンとなる。一方入力端子(1)に入力される映
像信号は第2のエミッタホロワ回路(29)を経た後、
コンデンサ(6o)にょって直流成分が除去され、映像
信号の黒レベルの時の第1のトランジスタスイッチ回路
(24)のオンによってコンデンサ(60)に印加され
、スイッチ回路(24)の次のオン迄略同じ直流レベル
が保持されるクランプ電圧と重畳される。このクランプ
電圧と重畳された映像信号は第3のエミッタホロワ回路
(33)を通った後ADコンバータ(14)に入力され
、ここでデジタル信号に変換され有効画面領域のデジタ
ル映像信号のみがデジタルメモリ(5)に書き込まれる
。デジタルメモリ(5)から読み出された有効画面領域
のデジタル映像信号はDAコンバータ(6)でアナログ
映像信号に変換される。このDAコンバータ(6)の出
力信号は、電圧g(7) (8)からの第1及び第2の
基準電圧Eユ、E2がADコンバータ(4)基準電圧と
共通に設定されているためADコンバータの入力信号と
同電位にクランプされている。そしてその出力信号は第
4のエミッタホロワ回路(36)をへてアナログスイッ
チ(10)の一方の端子に印加される。
プ電圧Ec、オフセット電圧Eoの設定は可変抵抗器(
20)により直流電源(19)の電圧を分圧した電圧源
(3)によって行なわれる。この電圧源(3)の電圧は
、クランプ回路(2)において、まず第1のエミッタホ
ロワ回路(21)を経たのち第1のトランジスタスイッ
チ回路(24)を通るが、このスイッチ回路(24)は
端子(1)に入力される映像信号が黒レベルとなるタイ
ミングにのみ端子(28)に入力されるクランプ指令に
よってオンとなる。一方入力端子(1)に入力される映
像信号は第2のエミッタホロワ回路(29)を経た後、
コンデンサ(6o)にょって直流成分が除去され、映像
信号の黒レベルの時の第1のトランジスタスイッチ回路
(24)のオンによってコンデンサ(60)に印加され
、スイッチ回路(24)の次のオン迄略同じ直流レベル
が保持されるクランプ電圧と重畳される。このクランプ
電圧と重畳された映像信号は第3のエミッタホロワ回路
(33)を通った後ADコンバータ(14)に入力され
、ここでデジタル信号に変換され有効画面領域のデジタ
ル映像信号のみがデジタルメモリ(5)に書き込まれる
。デジタルメモリ(5)から読み出された有効画面領域
のデジタル映像信号はDAコンバータ(6)でアナログ
映像信号に変換される。このDAコンバータ(6)の出
力信号は、電圧g(7) (8)からの第1及び第2の
基準電圧Eユ、E2がADコンバータ(4)基準電圧と
共通に設定されているためADコンバータの入力信号と
同電位にクランプされている。そしてその出力信号は第
4のエミッタホロワ回路(36)をへてアナログスイッ
チ(10)の一方の端子に印加される。
電圧源(3)の電圧はまた。オフセット電圧設定回路(
I7)にも供給され、第5のエミッタホロワ回路(39
)を通った後、第2のトランジスタスイッチ回路(42
)を通るが、この回路は、PNPトランジスタ(43)
のベースが抵抗(45)を介して常時接地されているの
で常時オンの状態にある。従って電圧源(13)からの
電圧は第5のエミッタホロワ回路(39)及び第2のト
ランジスタスイッチ回路(42)を経て常時アナログス
イッチ(10)の他方の端子にオフセット電圧として印
加される。そしてアナログスイッチ(10)によって所
定のタイミングで、デジタルメモリ(5)から読出され
アナログ変更された有効画面領域の、クランプ電圧が重
畳された映像信号と、ブランキング領域におけるオフセ
ット電圧とが切換えられ、連続した映像信号が再現され
る。
I7)にも供給され、第5のエミッタホロワ回路(39
)を通った後、第2のトランジスタスイッチ回路(42
)を通るが、この回路は、PNPトランジスタ(43)
のベースが抵抗(45)を介して常時接地されているの
で常時オンの状態にある。従って電圧源(13)からの
電圧は第5のエミッタホロワ回路(39)及び第2のト
ランジスタスイッチ回路(42)を経て常時アナログス
イッチ(10)の他方の端子にオフセット電圧として印
加される。そしてアナログスイッチ(10)によって所
定のタイミングで、デジタルメモリ(5)から読出され
アナログ変更された有効画面領域の、クランプ電圧が重
畳された映像信号と、ブランキング領域におけるオフセ
ット電圧とが切換えられ、連続した映像信号が再現され
る。
周知のようにエミッタホロワ回路では、使用するトラン
ジスタが第1の形、即ちPNP形ならば、ベース入力に
対しエミッタ出力の電位がPN接合の電位差(Eeb)
分だけ正側にシフトし、逆にトランジスタが第2の形、
即ちNPN形ならPN接合電位差(Eab)分だけ負側
にシフトする。またトランジスタスイッチ回路において
はオン状態であってもコレクタエミッタ間にはいくらか
の電位差(Ece)が生じることが知られている。
ジスタが第1の形、即ちPNP形ならば、ベース入力に
対しエミッタ出力の電位がPN接合の電位差(Eeb)
分だけ正側にシフトし、逆にトランジスタが第2の形、
即ちNPN形ならPN接合電位差(Eab)分だけ負側
にシフトする。またトランジスタスイッチ回路において
はオン状態であってもコレクタエミッタ間にはいくらか
の電位差(Ece)が生じることが知られている。
従って電圧源(3)から第1のエミッタホロワ回路(2
1)、第1のトランジスタスイッチ回路(24)、第3
、第4のエミッタホロワ回路(33) (36)をへて
アナログスイッチ(10)の一方の端子に現われるクラ
ンプ電圧E’cは、電圧源(3)の電圧Ecが各回路で
シフトされ。
1)、第1のトランジスタスイッチ回路(24)、第3
、第4のエミッタホロワ回路(33) (36)をへて
アナログスイッチ(10)の一方の端子に現われるクラ
ンプ電圧E’cは、電圧源(3)の電圧Ecが各回路で
シフトされ。
E ’ c:E c+ E eb−E ce−E eb
−E eb= E c−E eb−E ceとなる。一
方電圧源(3)から第4のエミッタホロワ回路(39)
及び常時オンのトランジスタスイッチ回路(42)をへ
てアナログスイッチ(10)の他方の端子に現われるオ
フセット電圧EOは電圧源(3)の電圧Ecがシフトさ
れ、 E o= E c−E eb−E ceとなり、アナロ
グスイッチ(10)におけるクランプ電圧E’cとオフ
セット電圧Eoは等しくなる。
−E eb= E c−E eb−E ceとなる。一
方電圧源(3)から第4のエミッタホロワ回路(39)
及び常時オンのトランジスタスイッチ回路(42)をへ
てアナログスイッチ(10)の他方の端子に現われるオ
フセット電圧EOは電圧源(3)の電圧Ecがシフトさ
れ、 E o= E c−E eb−E ceとなり、アナロ
グスイッチ(10)におけるクランプ電圧E’cとオフ
セット電圧Eoは等しくなる。
電源電圧変動あるいは設定変更により電圧源(3)の電
圧が変化しても、上記面直流電圧E’cとEOの変化の
方向及び大きさは同一であり電位差の発生は抑制される
。又、温度変化によって各エミッタホロワ回路のエミッ
タ・ベース間電圧Feb、各トランジスタ回路のコレク
タエミッタ間電圧Eceがそれぞれ変動しても互に相殺
され両型圧E’c、Eoに電位差は発生しない。
圧が変化しても、上記面直流電圧E’cとEOの変化の
方向及び大きさは同一であり電位差の発生は抑制される
。又、温度変化によって各エミッタホロワ回路のエミッ
タ・ベース間電圧Feb、各トランジスタ回路のコレク
タエミッタ間電圧Eceがそれぞれ変動しても互に相殺
され両型圧E’c、Eoに電位差は発生しない。
なお、上記実施例ではトランジスタ、抵抗及びコンデン
サを用いた回路で構成しているが、電源電圧変化、温度
変化などに対して同様の演算が行なうことのできる素子
ならば何を用いてもよい。
サを用いた回路で構成しているが、電源電圧変化、温度
変化などに対して同様の演算が行なうことのできる素子
ならば何を用いてもよい。
例えばエミッタホロワ回路のかわりに演算増幅器による
ボルテージホロワ回路を用いても同様の効果が得られる
。
ボルテージホロワ回路を用いても同様の効果が得られる
。
[発明の効果]
以上のように、この発明によればクランプ電圧とオフセ
ット電圧とを同じ電圧源から取出すようにしたので、装
置の設定、調整が極めて容易となり、かつ電源電圧の変
動や温度変化による電圧変動をお互い打消すよう構成さ
せることができ、信号の再現性の向上が可能となるとい
う効果がある。
ット電圧とを同じ電圧源から取出すようにしたので、装
置の設定、調整が極めて容易となり、かつ電源電圧の変
動や温度変化による電圧変動をお互い打消すよう構成さ
せることができ、信号の再現性の向上が可能となるとい
う効果がある。
第1図はこの発明は一実施例を示すブロック線図、第2
図はそれの一部を詳細に示した部分回路図、第3図は従
来の映像信号のデジタル記録再生装置を示すブロック線
図である。 図において、(1)は映像信号入力端子、(2)はクラ
ンプ回路、(3)は電圧源、(4)はADコンバータ、
(5)はデジタルメモリ、(6)はDAコンバータ。 (10)はアナログスイッチ、(16)は映像信号出力
端子、(17)はオフセット電圧設定回路、(21)は
第1のエミッタホロワ回路、(24)は第1のトランジ
スタスイッチ回路、(33)は第3のエミッタホロワ回
路、(36)は第4のエミッタホロワ回路、 (39)
は第5のエミッタホロワ回路、(42)は第2のトラン
ジスタスイッチ回路である。 図中同一符号は同−或は相当部分を示す。
図はそれの一部を詳細に示した部分回路図、第3図は従
来の映像信号のデジタル記録再生装置を示すブロック線
図である。 図において、(1)は映像信号入力端子、(2)はクラ
ンプ回路、(3)は電圧源、(4)はADコンバータ、
(5)はデジタルメモリ、(6)はDAコンバータ。 (10)はアナログスイッチ、(16)は映像信号出力
端子、(17)はオフセット電圧設定回路、(21)は
第1のエミッタホロワ回路、(24)は第1のトランジ
スタスイッチ回路、(33)は第3のエミッタホロワ回
路、(36)は第4のエミッタホロワ回路、 (39)
は第5のエミッタホロワ回路、(42)は第2のトラン
ジスタスイッチ回路である。 図中同一符号は同−或は相当部分を示す。
Claims (3)
- (1)映像信号の所定レベルを所定電圧にクランプする
クランプ回路、このクランプ回路からの出力信号をデジ
タル信号に変更するADコンバータ、このコンバータで
変更された有効画面領域のデジタル映像信号のみを書込
むデジタルメモリ、このデジタルメモリからの読出し信
号をアナログ信号に変更するDAコンバータ、及びこの
DAコンバータからの信号と上記デジタルメモリに書込
まれないブランキング領域の映像信号に相当する所定の
オフセット電圧とを所定のタイミングで切換え出力する
アナログスイッチを備えた映像信号のデジタル記録再生
装置において、上記クランプ回路のクランプ電圧と上記
アナログスイッチにより切換えられるオフセット電圧と
を同じ電圧源から取出すようにしたことを特徴とする映
像信号のデジタル記録再生装置。 - (2)上記オフセット電圧は上記電圧源からの電圧に、
上記クランプ回路からアナログスイッチ回路までのクラ
ンプ電圧のシフトと同じシフトを与えるオフセット電圧
設定回路をへて上記アナログスイッチに印加されるよう
なされた特許請求の範囲第1項記載の映像信号のデジタ
ル記録再生装置。 - (3)上記クランプ回路は、上記電圧源の直流電圧源を
第1の形のトランジスタを使用した第1のエミッタホロ
ワ回路及び上記映像信号の所定レベル時にのみオンされ
るトランジスタスイッチ回路をへてクランプ電圧として
映像信号に重畳し、このクランプ電圧が重畳された映像
信号を第2の形のトランジスタを使用した第3のエミッ
タホロワ回路をへて上記ADコンバータに印加するよう
なされ、上記DAコンバータは変更されたアナログ映像
信号を第2の形のトランジスタを使用した第4のエミッ
タホロワ回路をへて上記アナログスイッチに印加するよ
うなされ、そして上記オフセット回路は、上記電圧源の
直流電圧を第2の形のトランジスタを使用した第5のエ
ミッタホロワ回路及び上記第1のトランジスタスイッチ
回路と同じ形のトランジスタを使用した第2のトランジ
スタスイッチ回路をへて上記アナログスイッチにオフセ
ット電圧として印加されるようなされたことを特徴とす
る特許請求の範囲第2項記載の映像信号のデジタル記録
再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002439A JPS62159587A (ja) | 1986-01-07 | 1986-01-07 | 映像信号のデジタル記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002439A JPS62159587A (ja) | 1986-01-07 | 1986-01-07 | 映像信号のデジタル記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159587A true JPS62159587A (ja) | 1987-07-15 |
Family
ID=11529304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002439A Pending JPS62159587A (ja) | 1986-01-07 | 1986-01-07 | 映像信号のデジタル記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159587A (ja) |
-
1986
- 1986-01-07 JP JP61002439A patent/JPS62159587A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04369107A (ja) | 差動増幅器 | |
| US3947645A (en) | Demultiplexer for FM stereophonic receivers | |
| JPH07105899B2 (ja) | デジタル・ビデオ信号処理装置 | |
| JPS624038B2 (ja) | ||
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP2584368B2 (ja) | クランプ回路 | |
| JP2544838B2 (ja) | 磁気ディスク読出増幅器の切換回路 | |
| JPS6013327B2 (ja) | 直流制御型出力レベル調整回路 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPS61187468A (ja) | クランプ回路 | |
| JP2797519B2 (ja) | 振幅比較回路 | |
| JP2512037B2 (ja) | 出力信号切換装置 | |
| KR910004407Y1 (ko) | 음성 다중 모우드 제어회로 | |
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| JPS62157474A (ja) | 映像信号処理回路 | |
| JPH0145173Y2 (ja) | ||
| JPH0633700Y2 (ja) | 信号加算オン・オフ回路 | |
| JPS62206973A (ja) | 画像信号のデジタル記録再生装置 | |
| JPH11154863A (ja) | サンプルホールド回路 | |
| JPS58197906A (ja) | 利得切換え増幅回路 | |
| JPH0543686U (ja) | コンバーゼンス回路 | |
| JPS6117412B2 (ja) | ||
| JPH0198308A (ja) | 電圧制御増幅器 | |
| JPS6333358B2 (ja) | ||
| JPH0440012A (ja) | 位相調整回路 |