JPS62164309A - スイツチト・キヤパシタ回路の雑音補償方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積化されたスイッチト・キャパシタ（以下、
Ｓａと記述を省略する）回路における雑音補償方法に関
する。

〔発明の概要〕

本発明は集積化された８０回路において、スイッチング
・キャパシタとスイッチング・クロック線との間に設け
られた１個以上の調整用キャパシタの容量値を微調整す
ることにより、各種雑音源から与えられる寄生電荷を打
ち消すようにしたものである。

〔従来の技術〕

一般にＳＣ回路はスイッチング・キャパシタ、スイッチ
、該スイッチを駆動し互いに重なり合わず且つ１８０°
　の位相ずれを持った２相のスイッチング・クロック及
び増幅段で構成され、該スイッチング・キャパシタに蓄
えられた電荷を、該スイッチング・クロックで駆動され
たスイッチを介して次段に転送することにより、種々の
アナログ回路を実現でき′る。

この８Ｇ回路を集積化する場合に考えられる雑音源とし
ては （１）他の信号線とのクロストーク （２）電源雑音 ・（３）スイッチを構成するトランジスタＯＮ。

ＯＦＦ時のフィードスルーノイズ 等が考えられ、これらの雑音源から与えられる寄生電荷
がオフセット電荷となって前記転送電荷に加算または減
算されてくる。

こうした寄生電荷を防止する為、従来のＳＣ回路では、
前記（１）及び（２）の雑音源に対しては集積回路のパ
ターン上の分離や電源線の分離で対応し、前記（３）の
雑音源に対しては第２図（ａ）の如きＯＯＭＢトランジ
スタをスイッチに用いて互いのフィードル−ノイズを相
殺させたり、或いは更に確実な方法として第２図（１）
）の如き補償スイッチ付きの構成で対応していた。

〔発明が解決しようとする問題点〕

しかし、前述の従来技術では該集積回路の設計者の気付
かない所でクロストークがあったり、電源分離の為に集
積度の低下を招いたり、更には、第２図（１））の如き
補償スイッチ付きであっても該補償スイッチと電荷転送
スイッチとの間の製造ばらつきや、ＰＭＯ８）ランジス
タとＮＭＯ８）７ンジスタを駆動する互いに逆相のスイ
ッチング・クロックの立上り時間と立下シ時間が互いに
全く同一にすることは不可能故にフィードスルーノイズ
が完全には消去されないことによシ、寄生電荷が残って
しまうという間繭点を有する。

そこで本発明′はこのような問題点を解決するもので、
その目的とするところは前記寄生電荷を打ち消す補償方
法を提供することにある。

〔問題点を解決するための手段〕

集積化されたＳＣ回路において、スイッチング・キャパ
シタとスイッチング・クロック線との間に１個以上の調
整用キャパシタを設け、該調整用キャパシタの容量値を
微調整することにより各種雑音源から与えられる寄生電
荷を打ち消すことを特徴とする。

〔作　用〕

本発明の前記の構成によれば、スイッチング・クロック
が矩形波である為調整用キャパシタの容量値を変えてや
れば該調整用キャパシタに蓄えられる電荷を前記寄生電
荷と等しくすることは可能であシ、４また該調整用キャ
パシタに接続するスイッチング・クロック線を互いに重
なシ合一わず且つ１８０°の位相ずれを持った第１．第
２のクロック及び各々の逆相クロックのいずれにするか
により、寄生電荷に対し調整電荷を減算することができ
、その結果、寄生電荷を打ち消すことができる。

〔実施例〕　。

本発明を具体的に説明する為にＳＣ回路を用いたアナロ
グ回路の一例としてＣＭＯＳチョッパ型コンパレータを
挙げ、同コンパレータにおける本発明の実施例を第１図
に示す。

第１図に示すチョッパ型コンパレータの基本動作原理は
、先ず第１のクロックｐａｔのタイミングでスイッチ１
及び２がＯＮすると、インバータ３の入出力端子の電位
は共に該インバータ３の論理反転レベルＶＴになり、ス
イッチング・キャパシタ４に該論理反転レベルＶＴ　と
比較基準電位Ｐ１の電位差による電荷θ１、即ちθ１　
＝＝（Ｐｌ−’ＶＴ）・Ｃ０（ＣＯハスイツチング・キ
ャパシタ４の容量値）が蓄えられる。続いてスイッチ１
及び２がＯＦＦ　ｌ、、第２のクロックＰＨ，のタイミ
ングでスイッチ５がＯＮするとノード６の電位は（Ｐｌ
−Ｐ２）に変化するが、キャパシタ４に電荷保存則が成
シ立つ為ノード７の電位も（Ｐｌ−Ｐ２）の電圧だけノ
ード６と同方向に変化する。従って比較基準電位Ｐ１と
被比較電位Ｐ２の大小比較ができるというものである。

但し、第１のクロックｐＨ１及び第２のクロックｐｎ２
は第３図の如く、互いに重なり合わず且つ１８０°の位
相ずれを持った矩形波で与えられる。この時、前述の如
き他信号とのクロストーク。

電源雑音、フィードスルーノイズ等の各種雑音はオフセ
ット発生源として等測的に第１図中のキャパシタ８，９
で表される。

今、該コンパレータの出力ＯＵＴ　　がローベルを出力
すべき大小関係を入力Ｐ１．Ｐ２が有しており、且つ前
記雑音が負方向のオフセットま与えると仮走すれば該出
力ＯＵＴ　　には第４図１０．１１の如き波形が現われ
、これが該コンパレータとしての正常動作を阻害する要
因となる。

然るに該コンパレータは、クロックＰＨ１のタイミング
ではスイッチ２がＯＮしている為オフセットの影響を受
けず、クロックＰＨ２のタイミングでは、前記集積回路
設計時のパターン分離によ・リキャパシタ４の容量値を
キャパシタ８．９の容量値より充分大きくしておけば、
該インバータ５０入力端の電位変動が小さく該出力ＯＵ
Ｔ　は影響を受けない。更に、集積回路設計のパターン
分離や電源線分離により各種雑音源の内置もエネルギー
の大きなものはフィードスルーノイズとなり、これは前
述の如くスイッチのＯＮ、ＯＦＦ時に発生するものであ
る。

従って該コンパレータにおいてオフセットが影堺を及ぼ
すのはクロックＰＨ１，ＰＨ２の立上り及び立下り時で
ある。

そこで第１図の如く、クロックＰＨ１，ＰＨ２及びその
逆相クロックＰＨ１，ＰＨ２と接続されたキャパシタ１
２．１３，１４．１５のいずれか一つ或いは複数に、キ
ャパシタ８．９の電荷と同一電荷と同一電荷量で逆方向
の電荷を蓄えてやればオフセットの影響を打ち消すこと
ができる。キャパシタ１２，１３，１４，１５のいずれ
を用いるかは前記雑音源によるオフセット電荷が正負い
ずれの方向に刀１１３！されているか、またクロックＰ
Ｈ１゜ＰＨ２のいずれに同期して加算されているかによ
ら定まるか、設計者の予測できない雑音源も存在し得る
為、キャパシタ１２，１５，１４，１５の総てを設けて
おけば無難である。

キャパシタ１２．１３，１４．１５の電荷量をキャパシ
タ８．９の電荷量と等しくするには、キャパシタ１２．
１３，１４．１５の容量値を微調整すれば良いが、容易
な微調整方法としては、キャパシタ８．９に蓄えられる
と思われる電荷量より充分大きな電荷が蓄えられるよう
な容量値を予めキャパシタ１２．１３，１４．１５に振
り轟て、集積回路上でキャパシタ１２，１５，１４，１
５の一方の電極をアルミニウム等の金属配線で構成し、
レーザービーム等で各キャパシタの該電極部を少しずつ
削除すれば良い。

〔発明の効果〕

以上述べたように本発明によればスイッチング・クロッ
クに接続された調整用キャパシタを設けることにより、
各種雑音源から与えられるオフセット電荷を打ち消し、
　Ｅ（／Ｎ　　比の高いアナログ回路が得られる。

尚、実施例としてチョッパ型コンパレータを挙けたが、
ＳＣ回路を用いた総てのアナログ回路に本発明は適用で
きる。

【図面の簡単な説明】

第１図は本発明を用いたチョッパ型コンパレータの回路
図。 第２図（ａ）、（ｂ）はＳＣ回路のスイッチ部の回路図
。 第５図はスイッチング・クロックのタイミング図。 第４図は第１図においてオフセットの影辱を受けた場合
のタイミング図。 １．２，５・・・・・・スイッチ ３・・・・・・インバータ ４、８．９．１２．１３．１４．１５・・・・・・キャ
パシタ６．７・・・・・・ノード １０．１１・・・・・・オフセットの影響による波形以
　　上

Claims (1)

【特許請求の範囲】
1. 集積化されたスイッチト・キャパシタ回路においてスイ
   ッチング・キャパシタとスイッチング・クロック線との
   間に、１個以上の調整用キャパシタを設け、該調登用キ
   ャパシタの容量値を微調整することにより各種雑音源か
   ら与えられる寄生電荷を打ち消すことを特徴とするスイ
   ッチト・キャパシタ回路の雑音補償方法。