JPH09261016A - 台形波信号出力装置 - Google Patents
台形波信号出力装置Info
- Publication number
- JPH09261016A JPH09261016A JP6341896A JP6341896A JPH09261016A JP H09261016 A JPH09261016 A JP H09261016A JP 6341896 A JP6341896 A JP 6341896A JP 6341896 A JP6341896 A JP 6341896A JP H09261016 A JPH09261016 A JP H09261016A
- Authority
- JP
- Japan
- Prior art keywords
- wave signal
- trapezoidal wave
- circuit
- field effect
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 絶縁ゲート電界効果型トランジスタの特性を
有効に活用し、簡単な回路構成にて、台形波信号の高周
波成分を抑制するようにした台形波信号出力装置を提供
する。 【解決手段】 波形修正回路２０は、Ｐチャンネル型及
びＮチャンネル型のＭＯＳトランジスタ２１、２２を備
えており、両ＭＯＳトランジスタ２１、２２は、その各
ゲート端子にて台形波信号発生回路１０の出力端子に接
続されている。ＭＯＳトランジスタ２１のソース端子
は、定電流回路２３を通して直流電源Ｖｃｃ 1 の正側端
子に接続されており、一方、ＭＯＳトランジスタ２２の
ソース端子は、定電流回路２４を通して直流電源Ｖｓｓ
1 の正側端子に接続されている。抵抗２５はコンデンサ
２６と共に充放電回路を構成し、その一端にて両ＭＯＳ
トランジスタ２１、２２の各ドレン端子に接続されてい
る。また、抵抗２５は、その他端にて、コンデンサ２６
を通し接地されている。
有効に活用し、簡単な回路構成にて、台形波信号の高周
波成分を抑制するようにした台形波信号出力装置を提供
する。 【解決手段】 波形修正回路２０は、Ｐチャンネル型及
びＮチャンネル型のＭＯＳトランジスタ２１、２２を備
えており、両ＭＯＳトランジスタ２１、２２は、その各
ゲート端子にて台形波信号発生回路１０の出力端子に接
続されている。ＭＯＳトランジスタ２１のソース端子
は、定電流回路２３を通して直流電源Ｖｃｃ 1 の正側端
子に接続されており、一方、ＭＯＳトランジスタ２２の
ソース端子は、定電流回路２４を通して直流電源Ｖｓｓ
1 の正側端子に接続されている。抵抗２５はコンデンサ
２６と共に充放電回路を構成し、その一端にて両ＭＯＳ
トランジスタ２１、２２の各ドレン端子に接続されてい
る。また、抵抗２５は、その他端にて、コンデンサ２６
を通し接地されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ローカル
エリアネットワーク等のデータ伝送バスラインに利用さ
れるバストランシーバとして採用するに適した台形波信
号出力装置に関する。
エリアネットワーク等のデータ伝送バスラインに利用さ
れるバストランシーバとして採用するに適した台形波信
号出力装置に関する。
【０００２】
【従来の技術】従来、データ伝送バスライン用トランシ
ーバとしては、文献（ＩＥＥＥ、ＪＳＳＣ、ＶＯＬ．２
３−２、１９８８）にて示されているように、バスライ
ンからのノイズを低減するために、台形波信号の波形の
角を丸めるように修正し、この波形修正信号を台形波信
号として出力するようにしたものがある。
ーバとしては、文献（ＩＥＥＥ、ＪＳＳＣ、ＶＯＬ．２
３−２、１９８８）にて示されているように、バスライ
ンからのノイズを低減するために、台形波信号の波形の
角を丸めるように修正し、この波形修正信号を台形波信
号として出力するようにしたものがある。
【０００３】
【発明が解決しようとする課題】しかし、このトランシ
ーバは、バイポーラトランジスタにより構成されている
いる。このため、通信プロトコル制御チップ或いはマイ
クロプロセッサ等の高集積チップに内蔵するにあたり、
高周波ノイズを除去しようとする場合、ＢｉＣＭＯＳ等
の複雑な専用回路素子が必要となり、チップコストの増
大を招く。
ーバは、バイポーラトランジスタにより構成されている
いる。このため、通信プロトコル制御チップ或いはマイ
クロプロセッサ等の高集積チップに内蔵するにあたり、
高周波ノイズを除去しようとする場合、ＢｉＣＭＯＳ等
の複雑な専用回路素子が必要となり、チップコストの増
大を招く。
【０００４】そこで、本発明は、このようなことに対処
するため、絶縁ゲート型電界効果トランジスタの特性を
有効に活用し、簡単な回路構成でもって、台形波信号の
高周波成分を抑制するようにした台形波信号出力装置を
提供することを目的とする。
するため、絶縁ゲート型電界効果トランジスタの特性を
有効に活用し、簡単な回路構成でもって、台形波信号の
高周波成分を抑制するようにした台形波信号出力装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至５に記載の発明によれば、台形波信号
の第１及び第２の傾斜状直線部における第１及び第２の
レベル変化に応じ互いに逆方向にそれぞれオン抵抗を変
化させる第１及び第２の絶縁ゲート型電界効果トランジ
スタを採用し、第１及び第２の傾斜状直線部の各変化開
始領域における波形部分を両オン抵抗の第１及び第２の
レベル変化に応じた各差でもってそれぞれ丸みを帯びる
ように修正し、第１及び第２の傾斜状直線部の各変化終
了領域における波形部分をＣＲ回路の充電作用及び放電
作用の一方及び他方でもってそれぞれ丸みを帯びるよう
に修正する。
め、請求項１乃至５に記載の発明によれば、台形波信号
の第１及び第２の傾斜状直線部における第１及び第２の
レベル変化に応じ互いに逆方向にそれぞれオン抵抗を変
化させる第１及び第２の絶縁ゲート型電界効果トランジ
スタを採用し、第１及び第２の傾斜状直線部の各変化開
始領域における波形部分を両オン抵抗の第１及び第２の
レベル変化に応じた各差でもってそれぞれ丸みを帯びる
ように修正し、第１及び第２の傾斜状直線部の各変化終
了領域における波形部分をＣＲ回路の充電作用及び放電
作用の一方及び他方でもってそれぞれ丸みを帯びるよう
に修正する。
【０００６】このように、トランジスタとして両絶縁ゲ
ート型電界効果トランジスタを採用することで、ＣＲ回
路の充放電作用のもと、台形波信号の各角部の波形を丸
みを帯びるように修正できる。その結果、特殊な素子を
採用する必要もなく、簡単な構成にて台形波信号の各角
部に起因する高周波成分を抑制することが可能となる。
ート型電界効果トランジスタを採用することで、ＣＲ回
路の充放電作用のもと、台形波信号の各角部の波形を丸
みを帯びるように修正できる。その結果、特殊な素子を
採用する必要もなく、簡単な構成にて台形波信号の各角
部に起因する高周波成分を抑制することが可能となる。
【０００７】また、請求項３及び４に記載の発明によれ
ば、台形波信号発生手段が、Ｐ型及びＮ型の両絶縁ゲー
ト型電界効果トランジスタを有し、これら絶縁ゲート型
電界効果トランジスタにより波形修正手段の定電流源の
定電流に応じ台形波信号を発生する台形波信号発生回路
からなる。このように、波形修正手段の定電流源を台形
波信号発生手段の定電流源として共用することで、この
種台形波信号出力装置に使用される全定電流源が単一定
電流源で済む。
ば、台形波信号発生手段が、Ｐ型及びＮ型の両絶縁ゲー
ト型電界効果トランジスタを有し、これら絶縁ゲート型
電界効果トランジスタにより波形修正手段の定電流源の
定電流に応じ台形波信号を発生する台形波信号発生回路
からなる。このように、波形修正手段の定電流源を台形
波信号発生手段の定電流源として共用することで、この
種台形波信号出力装置に使用される全定電流源が単一定
電流源で済む。
【０００８】
【発明の実施の形態】以下、本発明の第１実施の形態を
図１乃至図４に基づいて説明する。図１は、バストラン
シーバとして採用される台形波信号出力装置の回路構成
を示している。この台形波信号出力装置は、台形波信号
発生回路１０と、この台形波信号発生回路１０に接続し
た波形修正回路２０とにより構成されている。
図１乃至図４に基づいて説明する。図１は、バストラン
シーバとして採用される台形波信号出力装置の回路構成
を示している。この台形波信号出力装置は、台形波信号
発生回路１０と、この台形波信号発生回路１０に接続し
た波形修正回路２０とにより構成されている。
【０００９】台形波信号発生回路１０は、図２（ａ）に
て示すような台形波を有する台形波信号を発生する。波
形修正回路２０は、絶縁ゲート型電界効果トランジスタ
の一種であるＰ型ＭＯＳトランジスタ２１と、Ｎ型ＭＯ
Ｓトランジスタ２２を備えており、両ＭＯＳトランジス
タ２１、２２は、その各ゲート端子にて台形波信号発生
回路１０の出力端子に接続されている。
て示すような台形波を有する台形波信号を発生する。波
形修正回路２０は、絶縁ゲート型電界効果トランジスタ
の一種であるＰ型ＭＯＳトランジスタ２１と、Ｎ型ＭＯ
Ｓトランジスタ２２を備えており、両ＭＯＳトランジス
タ２１、２２は、その各ゲート端子にて台形波信号発生
回路１０の出力端子に接続されている。
【００１０】また、両ＭＯＳトランジスタ２１、２２
は、その各ドレイン端子にて、互いに接続されており、
ＭＯＳトランジスタ２１のソース端子は、定電流回路２
３を通して直流電源Ｖｃｃ1 の正側端子に接続されてい
る。一方、ＭＯＳトランジスタ２２のソース端子は、定
電流回路２４を通して直流電源Ｖｓｓ1 の正側端子に接
続されている。なお、直流電源Ｖｃｃ1 は、直流電圧
（以下、直流電圧Ｖｃｃ1という）を発生し、一方、直
流電源Ｖｓｓ1 は、直流電圧（以下、直流電圧Ｖｓｓ1
という）を発生する。
は、その各ドレイン端子にて、互いに接続されており、
ＭＯＳトランジスタ２１のソース端子は、定電流回路２
３を通して直流電源Ｖｃｃ1 の正側端子に接続されてい
る。一方、ＭＯＳトランジスタ２２のソース端子は、定
電流回路２４を通して直流電源Ｖｓｓ1 の正側端子に接
続されている。なお、直流電源Ｖｃｃ1 は、直流電圧
（以下、直流電圧Ｖｃｃ1という）を発生し、一方、直
流電源Ｖｓｓ1 は、直流電圧（以下、直流電圧Ｖｓｓ1
という）を発生する。
【００１１】定電流回路２３は、直流電圧Ｖｃｃ1 に基
づき定電流Ｉを発生し、一方、定電流回路２４は、直流
電圧Ｖｓｓ1 に基づき定電流Ｉを発生する。抵抗２５
は、コンデンサ２６と共に、充放電作用を発揮するＣＲ
回路を構成するもので、この抵抗２５は、その一端にて
両ＭＯＳトランジスタ２１、２２の各ドレイン端子に接
続されている。また、抵抗２５は、その他端にて、コン
デンサ２６を通し接地されている。
づき定電流Ｉを発生し、一方、定電流回路２４は、直流
電圧Ｖｓｓ1 に基づき定電流Ｉを発生する。抵抗２５
は、コンデンサ２６と共に、充放電作用を発揮するＣＲ
回路を構成するもので、この抵抗２５は、その一端にて
両ＭＯＳトランジスタ２１、２２の各ドレイン端子に接
続されている。また、抵抗２５は、その他端にて、コン
デンサ２６を通し接地されている。
【００１２】このように構成した波形修正回路２０にお
いて、両ＭＯＳトランジスタ２１、２２の各ゲート端子
に台形波信号発生回路１０から台形波信号（図２（ａ）
参照）が入力されると、この台形波信号が、以下に述べ
るような波形修正回路２０の各回路素子の作動に伴い、
図２（ｂ）にて示すような波形の台形波信号に修正され
て、抵抗２５とコンデンサ２６との共通端子（波形修正
回路２０の出力端子Ｃ）から修正台形波信号として出力
される。
いて、両ＭＯＳトランジスタ２１、２２の各ゲート端子
に台形波信号発生回路１０から台形波信号（図２（ａ）
参照）が入力されると、この台形波信号が、以下に述べ
るような波形修正回路２０の各回路素子の作動に伴い、
図２（ｂ）にて示すような波形の台形波信号に修正され
て、抵抗２５とコンデンサ２６との共通端子（波形修正
回路２０の出力端子Ｃ）から修正台形波信号として出力
される。
【００１３】ここで、波形修正回路２０による台形波信
号の波形修正作動について、図２乃至図４を参照して詳
細に説明する。両ＭＯＳトランジスタ２１、２２の各ゲ
ート端子に台形波信号発生回路１０から台形波信号が入
力されると、台形波信号のレベル、即ち台形波信号発生
回路１０の出力端子（以下、出力端子Ａという）の電位
は、時刻Ｔ１からＴ２にかけて直線的に変化する（図２
（ａ）参照）。ここで、Ｐ型ＭＯＳトランジスタ２１の
閾値電圧をＶｔｐとし、また、Ｎ型ＭＯＳトランジスタ
２２の閾値電圧をＶｔｎとする。
号の波形修正作動について、図２乃至図４を参照して詳
細に説明する。両ＭＯＳトランジスタ２１、２２の各ゲ
ート端子に台形波信号発生回路１０から台形波信号が入
力されると、台形波信号のレベル、即ち台形波信号発生
回路１０の出力端子（以下、出力端子Ａという）の電位
は、時刻Ｔ１からＴ２にかけて直線的に変化する（図２
（ａ）参照）。ここで、Ｐ型ＭＯＳトランジスタ２１の
閾値電圧をＶｔｐとし、また、Ｎ型ＭＯＳトランジスタ
２２の閾値電圧をＶｔｎとする。
【００１４】このような過程にでは、台形波信号発生回
路１０の出力端子Ａの電位が、時刻Ｔ１から降下し始
め、（直流電圧Ｖｃｃ1 −閾値電圧Ｖｔｐ）よりも低く
なると、ＭＯＳトランジスタ２１がオンし始める。この
とき、ＭＯＳトランジスタ２２は、オン状態にある。換
言すれば、時間的に低下するゲート電圧に対してＭＯＳ
トランジスタ２１のオン抵抗Ｒｐ（図３参照）が、図４
の曲線Ｌ１にて示すように、徐々に小さくなり、一方、
ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、図４の曲線
Ｌ２にて示すように、徐々に大きくなる。このようにＭ
ＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジ
スタ２２のオン抵抗Ｒｎとが時間的に徐々に変化するこ
とで、図４の曲線Ｂにより示すように、図１におけるＢ
点の電位は、丸みを帯びたようななだらかな変化をす
る。
路１０の出力端子Ａの電位が、時刻Ｔ１から降下し始
め、（直流電圧Ｖｃｃ1 −閾値電圧Ｖｔｐ）よりも低く
なると、ＭＯＳトランジスタ２１がオンし始める。この
とき、ＭＯＳトランジスタ２２は、オン状態にある。換
言すれば、時間的に低下するゲート電圧に対してＭＯＳ
トランジスタ２１のオン抵抗Ｒｐ（図３参照）が、図４
の曲線Ｌ１にて示すように、徐々に小さくなり、一方、
ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、図４の曲線
Ｌ２にて示すように、徐々に大きくなる。このようにＭ
ＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジ
スタ２２のオン抵抗Ｒｎとが時間的に徐々に変化するこ
とで、図４の曲線Ｂにより示すように、図１におけるＢ
点の電位は、丸みを帯びたようななだらかな変化をす
る。
【００１５】但し、図４におけるオン抵抗Ｒｎ及びオン
抵抗Ｒｐは、次のようにして求めた。即ち、産業図書株
式会社平成２年１１月３０日発行（第５刷）の南日康夫
等による「半導体デバイス−基礎理論とプロセス技術」
の頁２１４に記載の次の数式１を数式２に変形した後、
この数式２に基づきオン抵抗Ｒｎ及びオン抵抗Ｒｐを求
めた。
抵抗Ｒｐは、次のようにして求めた。即ち、産業図書株
式会社平成２年１１月３０日発行（第５刷）の南日康夫
等による「半導体デバイス−基礎理論とプロセス技術」
の頁２１４に記載の次の数式１を数式２に変形した後、
この数式２に基づきオン抵抗Ｒｎ及びオン抵抗Ｒｐを求
めた。
【００１６】
【数１】 ＩD ≒ （Ｚ／Ｌ）μn Ｃo （ＶG −ＶT ）ＶD
【００１７】
【数２】（ＶD ／ＩD ）＝Ｒｎ≒１／｛（Ｚ／Ｌ）μn
（ＶG −ＶTn）｝ ここで、両数式において、Ｚは、チャネル幅を表し、Ｌ
はチャネル長さ（ソースドレイン間距離）を表す。ま
た、Ｃo はゲート容量を表し、μn はキャリア（Ｎチャ
ネルの場合は電子、Ｐチャネルの場合正孔）の移動度を
表す。
（ＶG −ＶTn）｝ ここで、両数式において、Ｚは、チャネル幅を表し、Ｌ
はチャネル長さ（ソースドレイン間距離）を表す。ま
た、Ｃo はゲート容量を表し、μn はキャリア（Ｎチャ
ネルの場合は電子、Ｐチャネルの場合正孔）の移動度を
表す。
【００１８】上述のように、ＭＯＳトランジスタ２１の
オン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎ
が、時間的にゆっくりと相補的に変化するので、この相
補的変化における両ＭＯＳトランジスタ２１、２２のオ
ン抵抗の変化の相違によって、両ＭＯＳトランジスタ２
１、２２の各ドレイン端子（以下、ドレイン端子Ｂとい
う）に生ずる信号波形は、図２（ｂ）の破線円Ｗ１内に
て示すような丸みを帯びた形状に修正される。このこと
は、台形波信号の立ち下がり時には、ドレイン端子Ｂの
電位が、破線円Ｗ１内の丸みを帯びた波形変化を伴いつ
つ発生することを意味する。この波形変化は、ＭＯＳト
ランジスタ２１がオンし始めてからＭＯＳトランジスタ
２２がオフするまでの間に生ずるものである（図４にて
符号Ｔａ乃至符号Ｔｂの間参照）。
オン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎ
が、時間的にゆっくりと相補的に変化するので、この相
補的変化における両ＭＯＳトランジスタ２１、２２のオ
ン抵抗の変化の相違によって、両ＭＯＳトランジスタ２
１、２２の各ドレイン端子（以下、ドレイン端子Ｂとい
う）に生ずる信号波形は、図２（ｂ）の破線円Ｗ１内に
て示すような丸みを帯びた形状に修正される。このこと
は、台形波信号の立ち下がり時には、ドレイン端子Ｂの
電位が、破線円Ｗ１内の丸みを帯びた波形変化を伴いつ
つ発生することを意味する。この波形変化は、ＭＯＳト
ランジスタ２１がオンし始めてからＭＯＳトランジスタ
２２がオフするまでの間に生ずるものである（図４にて
符号Ｔａ乃至符号Ｔｂの間参照）。
【００１９】なお、破線円Ｗ１内の波形部分では、台形
波信号発生回路１０の出力端子Ａの電位が、直流電圧Ｖ
ｃｃ1 から０（Ｖ）に向け変化する。このため、ＭＯＳ
トランジスタ２１のオン抵抗Ｒｐの値は、曲線Ｌ１にて
示すように、約１０（ＭΩ）の大きな値から約１（Ｋ
Ω）の小さな値に変化する。一方、ＭＯＳトランジスタ
２２のオン抵抗Ｒｎは、曲線Ｌ２にて示すように、約１
（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変
化する。即ち、本発明は、Ｎ型ＭＯＳトランジスタとＰ
型ＭＯＳトランジスタのゲート端子を共通とし、そのド
レイン端子を共通とした相補型ＭＯＳトランジスタのゲ
ート端子に時間的に徐々に変化する台形波信号を入力す
ることで、ドレイン端子の出力を、丸みを帯びた波形に
変形させるようにしているのである。
波信号発生回路１０の出力端子Ａの電位が、直流電圧Ｖ
ｃｃ1 から０（Ｖ）に向け変化する。このため、ＭＯＳ
トランジスタ２１のオン抵抗Ｒｐの値は、曲線Ｌ１にて
示すように、約１０（ＭΩ）の大きな値から約１（Ｋ
Ω）の小さな値に変化する。一方、ＭＯＳトランジスタ
２２のオン抵抗Ｒｎは、曲線Ｌ２にて示すように、約１
（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変
化する。即ち、本発明は、Ｎ型ＭＯＳトランジスタとＰ
型ＭＯＳトランジスタのゲート端子を共通とし、そのド
レイン端子を共通とした相補型ＭＯＳトランジスタのゲ
ート端子に時間的に徐々に変化する台形波信号を入力す
ることで、ドレイン端子の出力を、丸みを帯びた波形に
変形させるようにしているのである。
【００２０】そして、出力端子Ａの電位が、（直流電圧
Ｖｓｓ1 ＋閾値電圧Ｖｔｎ）よりも低くなると、ＭＯＳ
トランジスタ２２が完全にオフし、ドレイン端子Ｂに生
ずる信号波形のレベル、即ち電位は、図２（ｂ）にて示
すごとく、直線的に上昇する。なお、この直線的上昇過
程では、ドレイン端子Ｂに生ずる信号波形の傾きは、定
電流回路２３の定電流Ｉ及びコンデンサ２６の静電容量
Ｃ１により決まる。具体的には、当該傾きは、（ΔＶ／
ΔＴ）＝（Ｉ／Ｃ１）で表される。
Ｖｓｓ1 ＋閾値電圧Ｖｔｎ）よりも低くなると、ＭＯＳ
トランジスタ２２が完全にオフし、ドレイン端子Ｂに生
ずる信号波形のレベル、即ち電位は、図２（ｂ）にて示
すごとく、直線的に上昇する。なお、この直線的上昇過
程では、ドレイン端子Ｂに生ずる信号波形の傾きは、定
電流回路２３の定電流Ｉ及びコンデンサ２６の静電容量
Ｃ１により決まる。具体的には、当該傾きは、（ΔＶ／
ΔＴ）＝（Ｉ／Ｃ１）で表される。
【００２１】このような過程で、ドレイン端子Ｂの電位
が直流電圧Ｖｃｃ1 （図２（ｂ）参照）に近くなると、
コンデンサ２６が、その静電容量Ｃ１及び抵抗２５の抵
抗値Ｒ１からなる時定数Ｒ１・Ｃ１でもって、直流電圧
Ｖｃｃ1 にて抵抗２５を通し充電される。これに伴い、
ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ２内に
て示すような丸みを帯びた形状に修正される。なお、抵
抗値Ｒ１が、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの
値よりも非常に大きいことを前提とする。
が直流電圧Ｖｃｃ1 （図２（ｂ）参照）に近くなると、
コンデンサ２６が、その静電容量Ｃ１及び抵抗２５の抵
抗値Ｒ１からなる時定数Ｒ１・Ｃ１でもって、直流電圧
Ｖｃｃ1 にて抵抗２５を通し充電される。これに伴い、
ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ２内に
て示すような丸みを帯びた形状に修正される。なお、抵
抗値Ｒ１が、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの
値よりも非常に大きいことを前提とする。
【００２２】時刻Ｔ２から時刻Ｔ３に経過した後は、台
形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ３
からＴ４にかけて直線的に上昇する。このような過程に
では、上記破線円Ｗ１内の波形部分の変化と実質的に同
様であるが、台形波信号発生回路１０の出力端子Ａの電
位が、破線円Ｗ１内の波形部分の場合とは逆になる。こ
のため、オン抵抗Ｒｐ及びオン抵抗Ｒｎの変化が図４の
場合とは逆になる。
形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ３
からＴ４にかけて直線的に上昇する。このような過程に
では、上記破線円Ｗ１内の波形部分の変化と実質的に同
様であるが、台形波信号発生回路１０の出力端子Ａの電
位が、破線円Ｗ１内の波形部分の場合とは逆になる。こ
のため、オン抵抗Ｒｐ及びオン抵抗Ｒｎの変化が図４の
場合とは逆になる。
【００２３】即ち、破線円Ｗ３内の波形部分では、出力
端子Ａの電位が、０（Ｖ）から直流電圧Ｖｃｃ1 に向け
変化する。このため、ＭＯＳトランジスタ２１のオン抵
抗Ｒｐの値は、約１（ＫΩ）の小さな値から約１０（Ｍ
Ω）の大きな値に変化し、一方、ＭＯＳトランジスタ２
２のオン抵抗Ｒｎは、約１０（ＭΩ）の大きな値から約
１（ＫΩ）の小さな値に変化する。
端子Ａの電位が、０（Ｖ）から直流電圧Ｖｃｃ1 に向け
変化する。このため、ＭＯＳトランジスタ２１のオン抵
抗Ｒｐの値は、約１（ＫΩ）の小さな値から約１０（Ｍ
Ω）の大きな値に変化し、一方、ＭＯＳトランジスタ２
２のオン抵抗Ｒｎは、約１０（ＭΩ）の大きな値から約
１（ＫΩ）の小さな値に変化する。
【００２４】従って、台形波信号発生回路１の出力端子
Ａの電位が、時刻Ｔ３から上昇し始める場合において
も、両ＭＯＳトランジスタ２１、２２のドレイン端子Ｂ
に生ずる信号波形が、両ＭＯＳトランジスタ２１、２２
のオン抵抗の変化の相違により、破線円Ｗ３内にて示す
ような丸みを帯びた形状に修正される。この波形の修正
は、ＭＯＳトランジスタ２２がオンし始めてＭＯＳトラ
ンジスタ２１がオフするまでの間に行われる（図４にて
符号Ｔｃ乃至符号Ｔｄの間参照）。
Ａの電位が、時刻Ｔ３から上昇し始める場合において
も、両ＭＯＳトランジスタ２１、２２のドレイン端子Ｂ
に生ずる信号波形が、両ＭＯＳトランジスタ２１、２２
のオン抵抗の変化の相違により、破線円Ｗ３内にて示す
ような丸みを帯びた形状に修正される。この波形の修正
は、ＭＯＳトランジスタ２２がオンし始めてＭＯＳトラ
ンジスタ２１がオフするまでの間に行われる（図４にて
符号Ｔｃ乃至符号Ｔｄの間参照）。
【００２５】そして、出力端子Ａの電位が、（直流電圧
Ｖｃｃ1 −閾値電圧Ｖｔｐ）よりも高くなると、ＭＯＳ
トランジスタ２１が完全にオフし、ドレイン端子Ｂに生
ずる電位は、図２（ｂ）にて示すごとく、直線的に下降
する。なお、この直線的下降過程では、ドレイン端子Ｂ
に生ずる信号波形の傾きは、上述と実質的に同様に、定
電流回路２４の定電流Ｉ及びコンデンサ２６の静電容量
Ｃ１により、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で決まる。
Ｖｃｃ1 −閾値電圧Ｖｔｐ）よりも高くなると、ＭＯＳ
トランジスタ２１が完全にオフし、ドレイン端子Ｂに生
ずる電位は、図２（ｂ）にて示すごとく、直線的に下降
する。なお、この直線的下降過程では、ドレイン端子Ｂ
に生ずる信号波形の傾きは、上述と実質的に同様に、定
電流回路２４の定電流Ｉ及びコンデンサ２６の静電容量
Ｃ１により、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で決まる。
【００２６】このような過程で、ドレイン端子Ｂの電位
が直流電圧Ｖｓｓ1 （図２（ｂ）参照）に近くなると、
上記破線円Ｗ２の場合と実質的に同様であるが、極性が
逆になる。即ち、コンデンサ２６が、時定数Ｒ１・Ｃ１
でもって、抵抗２５を通し放電する。これに伴い、ドレ
イン端子Ｂの電位が、図２（ｂ）の破線円Ｗ４内にて示
すように、丸みを有するように修正される。
が直流電圧Ｖｓｓ1 （図２（ｂ）参照）に近くなると、
上記破線円Ｗ２の場合と実質的に同様であるが、極性が
逆になる。即ち、コンデンサ２６が、時定数Ｒ１・Ｃ１
でもって、抵抗２５を通し放電する。これに伴い、ドレ
イン端子Ｂの電位が、図２（ｂ）の破線円Ｗ４内にて示
すように、丸みを有するように修正される。
【００２７】以上述べたような波形修正回路２０の回路
構成でもって、上述のごとく台形波信号の波形に丸みを
与える修正を行うことにより、台形波信号の高調波成分
を除去することができる。また、このような作用効果
が、波形修正回路２０の両ＭＯＳトランジスタのオン抵
抗の差を有効に利用し、上記ＣＲ回路の充電放作用のも
とで、達成され得るので、台形波信号出力装置としての
回路構成が複雑になることもない。
構成でもって、上述のごとく台形波信号の波形に丸みを
与える修正を行うことにより、台形波信号の高調波成分
を除去することができる。また、このような作用効果
が、波形修正回路２０の両ＭＯＳトランジスタのオン抵
抗の差を有効に利用し、上記ＣＲ回路の充電放作用のも
とで、達成され得るので、台形波信号出力装置としての
回路構成が複雑になることもない。
【００２８】なお、抵抗２５は、図２（ｂ）の両破線円
Ｗ２、Ｗ４内の波形部分を生成するための抵抗であっ
て、両ＭＯＳトランジスタ２１、２２の各オン抵抗にも
左右されるため、抵抗２５の抵抗値が０（Ω）であって
も、使用条件によっては、波形修正回路２０としての上
記機能を確保するように実施できる。また、コンデンサ
２６についても、配線容量等の寄生容量の存在を考慮す
れば、静電容量Ｃ１が０（ｐＦ）であっても、使用条件
によっては、波形修正回路２０としての上記機能を確保
するように実施できる。
Ｗ２、Ｗ４内の波形部分を生成するための抵抗であっ
て、両ＭＯＳトランジスタ２１、２２の各オン抵抗にも
左右されるため、抵抗２５の抵抗値が０（Ω）であって
も、使用条件によっては、波形修正回路２０としての上
記機能を確保するように実施できる。また、コンデンサ
２６についても、配線容量等の寄生容量の存在を考慮す
れば、静電容量Ｃ１が０（ｐＦ）であっても、使用条件
によっては、波形修正回路２０としての上記機能を確保
するように実施できる。
【００２９】また、本発明の実施にあたっては、上記第
１実施の形態にて述べた波形修正回路２０の出力信号の
ハイレベル及びローレベルの各値は、各直流電圧Ｖｃｃ
1 、Ｖｓｓ1 を変化させることにより任意に設定でき
る。図５は、本発明の第２実施の形態を示している。こ
の図５では、バストランシーバとして採用される台形波
信号出力装置の他の回路構成が示されている。
１実施の形態にて述べた波形修正回路２０の出力信号の
ハイレベル及びローレベルの各値は、各直流電圧Ｖｃｃ
1 、Ｖｓｓ1 を変化させることにより任意に設定でき
る。図５は、本発明の第２実施の形態を示している。こ
の図５では、バストランシーバとして採用される台形波
信号出力装置の他の回路構成が示されている。
【００３０】この台形波信号出力装置は、波形修正回路
３０と、この波形修正回路３０の入力側及び出力側にそ
れぞれ接続した台形波信号発生回路４０及び差動出力回
路５０とにより構成されている。波形修正回路３０は、
上記第１実施の形態にて述べた波形修正回路２０におい
て、両定電流回路２３、２４に代え、カレントミラー回
路３０ａを採用した構成となっている。
３０と、この波形修正回路３０の入力側及び出力側にそ
れぞれ接続した台形波信号発生回路４０及び差動出力回
路５０とにより構成されている。波形修正回路３０は、
上記第１実施の形態にて述べた波形修正回路２０におい
て、両定電流回路２３、２４に代え、カレントミラー回
路３０ａを採用した構成となっている。
【００３１】このカレントミラー回路３０ａは、複数の
Ｐ型ＭＯＳトランジスタ３１乃至３４及びＮ型ＭＯＳト
ランジスタ３５乃至３７と、抵抗３８とを備えており、
両ＭＯＳトランジスタ３３、３４は、その各ドレイン端
子にて、台形波信号発生回路４０のＰ型ＭＯＳトランジ
スタ４１及び波形修正回路３０のＭＯＳトランジスタ２
１の各ソース端子にそれぞれ接続されている。一方、両
ＭＯＳトランジスタ３６、３７は、その各ドレイン端子
にて、台形波信号発生回路４０のＮ型ＭＯＳトランジス
タ４２及び波形修正回路３０のＭＯＳトランジスタ２２
の各ソース端子にそれぞれ接続されている。
Ｐ型ＭＯＳトランジスタ３１乃至３４及びＮ型ＭＯＳト
ランジスタ３５乃至３７と、抵抗３８とを備えており、
両ＭＯＳトランジスタ３３、３４は、その各ドレイン端
子にて、台形波信号発生回路４０のＰ型ＭＯＳトランジ
スタ４１及び波形修正回路３０のＭＯＳトランジスタ２
１の各ソース端子にそれぞれ接続されている。一方、両
ＭＯＳトランジスタ３６、３７は、その各ドレイン端子
にて、台形波信号発生回路４０のＮ型ＭＯＳトランジス
タ４２及び波形修正回路３０のＭＯＳトランジスタ２２
の各ソース端子にそれぞれ接続されている。
【００３２】また、各ＭＯＳトランジスタ３１乃至３４
及び各ＭＯＳトランジスタ３５乃至３７は、図５にて図
示のごとく接続されて、カレントミラー電流を定電流Ｉ
として抵抗３８に流入させる。このことは、カレントミ
ラー回路３０ａが、波形修正回路３０及び台形波信号発
生回路４０双方の定電流回路としての役割を果たすこと
を意味する。
及び各ＭＯＳトランジスタ３５乃至３７は、図５にて図
示のごとく接続されて、カレントミラー電流を定電流Ｉ
として抵抗３８に流入させる。このことは、カレントミ
ラー回路３０ａが、波形修正回路３０及び台形波信号発
生回路４０双方の定電流回路としての役割を果たすこと
を意味する。
【００３３】これにより、波形修正回路３０、台形波信
号発生回路４０及びカレントミラー回路３０ａのトラン
ジスタをＭＯＳトランジスタで構成することで、波形修
正回路３０及び台形波信号発生回路４０の双方の定電流
回路をカレントミラー回路３０ａという単一の回路でも
って提供できる。台形波信号発生回路４０は、両ＭＯＳ
トランジスタ４１、４２に加え、コンデンサ４３を備え
ており、この台形波信号発生回路４０は、両ＭＯＳトラ
ンジスタ４１、４２の共通ゲート端子にて傾斜状直線領
域のない方形波信号を受け、上記カレントミラー回路３
０ａからの定電流に応じて、両ＭＯＳトランジスタ４
１、４２及びコンデンサ４３の共通出力端子（図５にて
符号Ａにより示す）から上記第１実施の形態にて述べた
と同様の台形波信号を発生する。
号発生回路４０及びカレントミラー回路３０ａのトラン
ジスタをＭＯＳトランジスタで構成することで、波形修
正回路３０及び台形波信号発生回路４０の双方の定電流
回路をカレントミラー回路３０ａという単一の回路でも
って提供できる。台形波信号発生回路４０は、両ＭＯＳ
トランジスタ４１、４２に加え、コンデンサ４３を備え
ており、この台形波信号発生回路４０は、両ＭＯＳトラ
ンジスタ４１、４２の共通ゲート端子にて傾斜状直線領
域のない方形波信号を受け、上記カレントミラー回路３
０ａからの定電流に応じて、両ＭＯＳトランジスタ４
１、４２及びコンデンサ４３の共通出力端子（図５にて
符号Ａにより示す）から上記第１実施の形態にて述べた
と同様の台形波信号を発生する。
【００３４】従って、波形修正回路３０は、カレントミ
ラー回路３０ａからの定電流に応じて、台形波信号発生
回路４０からの台形波信号を、上記第１実施の形態にて
述べたと同様に、丸みを帯びた波形の台形波信号に波形
修正する。また、差動出力回路５０は、波形修正回路３
０からの修正台形波信号を、基準電圧Ｖｂを基準とし
て、各演算増幅回路５１乃至５３によりインピーダンス
変換し、この変換結果を、非反転出力及び反転出力とし
て両演算増幅回路５２、５３からそれぞれ出力する。こ
れにより、波形修正回路３０の出力側のノイズの発生を
抑制することができる。
ラー回路３０ａからの定電流に応じて、台形波信号発生
回路４０からの台形波信号を、上記第１実施の形態にて
述べたと同様に、丸みを帯びた波形の台形波信号に波形
修正する。また、差動出力回路５０は、波形修正回路３
０からの修正台形波信号を、基準電圧Ｖｂを基準とし
て、各演算増幅回路５１乃至５３によりインピーダンス
変換し、この変換結果を、非反転出力及び反転出力とし
て両演算増幅回路５２、５３からそれぞれ出力する。こ
れにより、波形修正回路３０の出力側のノイズの発生を
抑制することができる。
【００３５】なお、本発明の実施にあたっては、トラン
シーバに限ることなく、各種の台形波信号を必要とする
各種の回路に本発明を適用して実施してもよい。
シーバに限ることなく、各種の台形波信号を必要とする
各種の回路に本発明を適用して実施してもよい。
【図１】本発明に係る台形波信号出力装置の第１実施の
形態の回路構成図である。
形態の回路構成図である。
【図２】（ａ）及び（ｂ）は、それぞれ、図１の台形波
信号発生回路及び波形修正回路の各出力波形を示すタイ
ミングチャートである。
信号発生回路及び波形修正回路の各出力波形を示すタイ
ミングチャートである。
【図３】図１の波形修正回路の等価回路図である。
【図４】図３の両ＭＯＳトランジスタの各オン抵抗と印
加電圧との関係を示すグラフである。
加電圧との関係を示すグラフである。
【図５】本発明に係る台形波信号出力装置の第２実施の
形態の回路構成図である。
形態の回路構成図である。
１０、４０・・・台形波信号発生回路、２０、３０・・
・波形修正回路、２１、２２、３１乃至３７・・・ＭＯ
Ｓトランジスタ、２３、２４・・・定電流回路、２５、
３８・・・抵抗、２６・・・コンデンサ、３０ａ・・・
カレントミラー回路。
・波形修正回路、２１、２２、３１乃至３７・・・ＭＯ
Ｓトランジスタ、２３、２４・・・定電流回路、２５、
３８・・・抵抗、２６・・・コンデンサ、３０ａ・・・
カレントミラー回路。
Claims (5)
- 【請求項１】 互いに逆方向に傾斜状に変化する第１及
び第２の傾斜状直線部を有する台形波を台形波信号とし
て発生する台形波信号発生手段（１０、４０、３０ａ）
と、 前記台形波信号の前記第１及び第２の傾斜状直線部にお
ける第１及び第２のレベル変化に応じ互いに逆方向にそ
れぞれオン抵抗を変化させる第１及び第２の絶縁ゲート
型電界効果トランジスタ（２１、２２）と、これら絶縁
ゲート型電界効果トランジスタに定電流を流す定電流源
（２３、２４、３０ａ）と、前記第１及び第２の絶縁ゲ
ート型電界効果トランジスタの一方を通し充電作用を発
揮し他方の絶縁ゲート型電界効果トランジスタを通して
放電作用を発揮するＣＲ回路（２５、２６）とを有し、 前記第１及び第２の傾斜状直線部の各変化開始領域にお
ける波形部分を前記両オン抵抗の前記第１及び第２のレ
ベル変化に応じた各差でもってそれぞれ丸みを帯びるよ
うに修正し、前記第１及び第２の傾斜状直線部の各変化
終了領域における波形部分を前記ＣＲ回路の充電作用及
び放電作用の一方及び他方でもってそれぞれ丸みを帯び
るように修正し、修正台形波信号として出力する波形修
正手段（２０、３０）とを具備する台形波信号出力装
置。 - 【請求項２】 前記第１絶縁ゲート型電界効果トランジ
スタが、前記台形波信号を入力されるゲート端子及び第
１直流電源から直流電圧（Ｖｃｃ1 ）を印加されるソー
ス端子を有するＰ型絶縁ゲート型電界効果トランジスタ
（２１）であり、 前記第２絶縁ゲート型電界効果トランジスタが、前記Ｐ
型絶縁ゲート型電界効果トランジスタのゲート端子に接
続したゲート端子及び第２直流電源から直流電圧（Ｖｓ
ｓ1 ）を印加されるソース端子を有するＮ型絶縁ゲート
型電界効果トランジスタ（２２）であり、 前記ＣＲ回路が、前記Ｐ型絶縁ゲート型電界効果トラン
ジスタを通して充電作用を発揮し前記Ｎ型絶縁ゲート型
電界効果トランジスタを通して放電作用を発揮すること
を特徴とする請求項１に記載の台形波信号出力装置。 - 【請求項３】 前記台形波信号発生手段が、Ｐ型及びＮ
型の両絶縁ゲート型電界効果トランジスタ（４１、４
２）を有し、これら絶縁ゲート型電界効果トランジスタ
により前記定電流源の定電流に応じ前記台形波信号を発
生する台形波信号発生回路（４０）であることを特徴と
する請求項１又は２に記載の台形波信号出力装置。 - 【請求項４】 前記定電流源が、前記波形修正手段及び
前記台形波信号発生回路双方に接続したカレントミラー
回路（３０ａ）であることを特徴とする請求項３に記載
の台形波信号出力装置。 - 【請求項５】 前記ＣＲ回路の容量及び抵抗が、前記波
形修正手段の合成寄生容量及び内部合成抵抗であること
を特徴とする請求項１乃至４のいずれか一つに記載の台
形波信号出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06341896A JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06341896A JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261016A true JPH09261016A (ja) | 1997-10-03 |
| JP3603457B2 JP3603457B2 (ja) | 2004-12-22 |
Family
ID=13228732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06341896A Expired - Fee Related JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603457B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141782A (ja) * | 2000-11-02 | 2002-05-17 | Denso Corp | 台形波出力回路 |
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
| JP2006340436A (ja) * | 2005-05-31 | 2006-12-14 | Denso Corp | チャージポンプ駆動回路 |
| US7248634B2 (en) | 2003-01-22 | 2007-07-24 | Denso Corporation | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal |
| JP2009044870A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | チャージポンプ回路 |
| JP2010233067A (ja) * | 2009-03-27 | 2010-10-14 | Denso Corp | 波形生成回路 |
-
1996
- 1996-03-19 JP JP06341896A patent/JP3603457B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141782A (ja) * | 2000-11-02 | 2002-05-17 | Denso Corp | 台形波出力回路 |
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
| US7248634B2 (en) | 2003-01-22 | 2007-07-24 | Denso Corporation | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal |
| JP2006340436A (ja) * | 2005-05-31 | 2006-12-14 | Denso Corp | チャージポンプ駆動回路 |
| JP2009044870A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | チャージポンプ回路 |
| JP2010233067A (ja) * | 2009-03-27 | 2010-10-14 | Denso Corp | 波形生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603457B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920280A (en) | Back bias generator | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH043110B2 (ja) | ||
| US11936298B2 (en) | Drive circuit of high-side transistor, switching circuit, and controller of DC/DC converter | |
| JP2011528870A (ja) | 低ノイズ高効率バイアス生成回路及び方法 | |
| US20090015318A1 (en) | Charge pump drive circuit | |
| US20080030261A1 (en) | Charge Pump Circuit | |
| US8456225B1 (en) | Negative charge pump | |
| JP3832575B2 (ja) | 負電圧出力チャージポンプ回路 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| US6975164B1 (en) | Method and device for generating constant voltage | |
| JPH0159772B2 (ja) | ||
| US6380792B1 (en) | Semiconductor integrated circuit | |
| US20060001449A1 (en) | Voltage level translator circuit | |
| JP3603457B2 (ja) | 台形波信号出力装置 | |
| US7545128B2 (en) | Regulator circuit | |
| US20080169863A1 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
| US7002400B2 (en) | Input circuits including boosted voltage and related methods | |
| JP2004153577A (ja) | インバータ回路 | |
| JPS59178014A (ja) | 発振回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP4420518B2 (ja) | 高電圧出力インバーター | |
| KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
| JP3080063B2 (ja) | インバータ回路 | |
| JP2874613B2 (ja) | アナログ遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |