JPS62165492A - 多重ブリンク方式 - Google Patents
多重ブリンク方式Info
- Publication number
- JPS62165492A JPS62165492A JP723486A JP723486A JPS62165492A JP S62165492 A JPS62165492 A JP S62165492A JP 723486 A JP723486 A JP 723486A JP 723486 A JP723486 A JP 723486A JP S62165492 A JPS62165492 A JP S62165492A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- entry address
- clock signal
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はビデオテックス等に分いて画像データを表示
するための多重プリンク表示方式に関するものである。
するための多重プリンク表示方式に関するものである。
従来のこの種の多1プリンク表示方式を!g2図(=も
とづいて説明する。
とづいて説明する。
第2図は従来の多重ブリンク方式の構成図で、図ζ;お
いて、1は中央処理装置(以下CPU)、2は中央処理
装置11:4き込まれているデータC二従ってクロック
信号を発生するクロック信号発生器、3はCPUIから
出力されるルックアップテープ/L/(以下LUT)の
エントリアドレスをデコードしてセレクト信号(12a
)〜(12p)を発生する判別器、(4a)〜(4p)
はエントリアドレスに対応した色データを有するLUT
、10はCPUIが読み書きするための各種データを伝
達するデータバス、(11a)〜(11p)はクロック
信号発生器2から出力されるクロック信号である。
いて、1は中央処理装置(以下CPU)、2は中央処理
装置11:4き込まれているデータC二従ってクロック
信号を発生するクロック信号発生器、3はCPUIから
出力されるルックアップテープ/L/(以下LUT)の
エントリアドレスをデコードしてセレクト信号(12a
)〜(12p)を発生する判別器、(4a)〜(4p)
はエントリアドレスに対応した色データを有するLUT
、10はCPUIが読み書きするための各種データを伝
達するデータバス、(11a)〜(11p)はクロック
信号発生器2から出力されるクロック信号である。
次に動作について説明する。例としてエントリアドレス
が4ビツトの場合すなわち16色の場合を収り土げる。
が4ビツトの場合すなわち16色の場合を収り土げる。
まず、CPUIかブリンク表示を行うためクロック信号
発生器2に必要なりロック信号データを書き込み、クロ
ック信号発生器2はそのデータC二より、必要なりロッ
ク信号(11a〜11p)を発生する。同僚にしてCP
UIは、LUT (+a 〜4p)にデータバス10’
a−介してエントリアドレスに対応した色データを書き
込む。
発生器2に必要なりロック信号データを書き込み、クロ
ック信号発生器2はそのデータC二より、必要なりロッ
ク信号(11a〜11p)を発生する。同僚にしてCP
UIは、LUT (+a 〜4p)にデータバス10’
a−介してエントリアドレスに対応した色データを書き
込む。
以上の作業を行った後、CPUIは各画素に対応するエ
ントリアドレスをデータバス10を介して判別器3及び
LUT(4a〜4p)に対し出力する。判別器3はデー
タバス10を介して入力されたエントリアドレスに対応
して、セレクト信号(12a〜12p)の内1個を選択
する。この対応関係を′l143図に示す。一方LUT
(4a 〜4p)↓:ハテータバス10を介してエン
トリアドレスとりロック信号(11a〜11p)が入力
されているが、セレクト信号(128〜12p)により
、LUT(48〜4p)の内1個のみの出力が選択され
て出力色信号13となる。たとえばエントリアドレスを
0101とすると、これに対応するクロック信号はl
l fSLUTは4fとなり、判別器3は12f¥有意
にする。このため出力信号13には、4fのLUTの出
力か出力される。
ントリアドレスをデータバス10を介して判別器3及び
LUT(4a〜4p)に対し出力する。判別器3はデー
タバス10を介して入力されたエントリアドレスに対応
して、セレクト信号(12a〜12p)の内1個を選択
する。この対応関係を′l143図に示す。一方LUT
(4a 〜4p)↓:ハテータバス10を介してエン
トリアドレスとりロック信号(11a〜11p)が入力
されているが、セレクト信号(128〜12p)により
、LUT(48〜4p)の内1個のみの出力が選択され
て出力色信号13となる。たとえばエントリアドレスを
0101とすると、これに対応するクロック信号はl
l fSLUTは4fとなり、判別器3は12f¥有意
にする。このため出力信号13には、4fのLUTの出
力か出力される。
従来の多重ブリンク表示装置は以上のように構成されて
いるので、各エントリアドレスに対応してLUTを用意
する必要があり、ハードウェアが複雑になるなどの問題
点があった。
いるので、各エントリアドレスに対応してLUTを用意
する必要があり、ハードウェアが複雑になるなどの問題
点があった。
この発明は上記のような問題点を解消するためなされた
もので、エントリアドレスに関係なく1個のLUTでよ
くハードウェアの簡単な多重ブリンク表示方式を得るこ
とを目的とする。
もので、エントリアドレスに関係なく1個のLUTでよ
くハードウェアの簡単な多重ブリンク表示方式を得るこ
とを目的とする。
このためこの発明にかかる多重プリンク方式は、エント
リアドレス信号にもとづいてクロック信号の選択を行う
選択信号を出力するセレクタを設け、このセレクタから
出力される選択信号によって選択されたクロック信号を
ルックアップテーブルに出力して色信号を出力させるこ
とを特徴とするものである。
リアドレス信号にもとづいてクロック信号の選択を行う
選択信号を出力するセレクタを設け、このセレクタから
出力される選択信号によって選択されたクロック信号を
ルックアップテーブルに出力して色信号を出力させるこ
とを特徴とするものである。
この発明におけるセレクタは中央処理装置から出力され
るエントリアドレス信号をデコードして、クロック信号
の選択を行う選択信号を出力する。
るエントリアドレス信号をデコードして、クロック信号
の選択を行う選択信号を出力する。
この選択信号により選択されたクロック信号はルックア
ップテーブル1;印加され、ルックアップテーブルから
この印加されたクロック信号に応じた色信号が出力され
る。
ップテーブル1;印加され、ルックアップテーブルから
この印加されたクロック信号に応じた色信号が出力され
る。
以下図面にもとづいて本発明の詳細な説明する。
なお、従来技術と同一構成要素については同一番号を付
してその説明を省略する。
してその説明を省略する。
第1図は本発明の一実施例を示す構成図で、図において
、5はエントリアドレスをデコードし、エントリアドレ
スに対応した判別器3がら出力されるセレクト信号(1
2a)〜(12p)にもとづいてクロック信号(11a
)〜(11p)のうちいずれか1個のクロック信号14
を選択するセレクタである。
、5はエントリアドレスをデコードし、エントリアドレ
スに対応した判別器3がら出力されるセレクト信号(1
2a)〜(12p)にもとづいてクロック信号(11a
)〜(11p)のうちいずれか1個のクロック信号14
を選択するセレクタである。
次に動作について説明する。まずCPUIがブリンク表
示に必要なりロック信号のデータをデータバス10を介
してクロック信号発生器2に書き込む。本データl:よ
り、クロック信号発生器2は各エントリアドレスに対応
したブリンク用クロック信号(11a)〜(11p)を
出力する。次にCPUIはデータバス10を介してエン
トリアドレスに対応した色データをLUT4に警き込む
。
示に必要なりロック信号のデータをデータバス10を介
してクロック信号発生器2に書き込む。本データl:よ
り、クロック信号発生器2は各エントリアドレスに対応
したブリンク用クロック信号(11a)〜(11p)を
出力する。次にCPUIはデータバス10を介してエン
トリアドレスに対応した色データをLUT4に警き込む
。
以上の作業の後、CPUIは各画素に対応するエントリ
アドレスをデータバス10を介して判別器3及びLUT
4に出力する。判別器3はデータバスIOを介して入力
されたエントリアドレスをデコードして、対応するセレ
クト信号(12a)〜(12P)の内1個を出力する。
アドレスをデータバス10を介して判別器3及びLUT
4に出力する。判別器3はデータバスIOを介して入力
されたエントリアドレスをデコードして、対応するセレ
クト信号(12a)〜(12P)の内1個を出力する。
セレクタ5では、人力したクロック信号(11a)〜(
1t p)の内1個をセレクト信号(12a)〜(12
p)に従い選択し、その選択した1個を出力する。本ク
ロック信号13は、LUT4iニデータパスを介したエ
ントリアドレスと供に入力し、色テーブルに従った色デ
ータを出力する。
1t p)の内1個をセレクト信号(12a)〜(12
p)に従い選択し、その選択した1個を出力する。本ク
ロック信号13は、LUT4iニデータパスを介したエ
ントリアドレスと供に入力し、色テーブルに従った色デ
ータを出力する。
以上説明したよう(=この発明はエントリアドレス信号
にもてづいてクロック信号の選択を行う選択信号を出力
するセレクタを設け、このセレクタから出力される選択
信号によって選択されたクロック信号をルックアップテ
ーブルに出力して上記色信号を出力させるように構成し
たので、クロック信号(エリじたLUTを持つ必要かな
く、ハードウェアが簡単な装置が得られる効果がある。
にもてづいてクロック信号の選択を行う選択信号を出力
するセレクタを設け、このセレクタから出力される選択
信号によって選択されたクロック信号をルックアップテ
ーブルに出力して上記色信号を出力させるように構成し
たので、クロック信号(エリじたLUTを持つ必要かな
く、ハードウェアが簡単な装置が得られる効果がある。
第1図はこの発明の一実施例による多重ブリンク方式の
構成図、第2図は従来の多重ブリンク方式の構成図、第
3図はLUTのエントリーアドレスとクロック信号、セ
レクト信号、LUTの対応関係を示す図である。1は中
央処理装置CPU、2はクロック信号発生器、3は判別
器、4はL UT。 5はセレクタである。 なお、図中、同一符号は同一、又は相等部分を示す。
構成図、第2図は従来の多重ブリンク方式の構成図、第
3図はLUTのエントリーアドレスとクロック信号、セ
レクト信号、LUTの対応関係を示す図である。1は中
央処理装置CPU、2はクロック信号発生器、3は判別
器、4はL UT。 5はセレクタである。 なお、図中、同一符号は同一、又は相等部分を示す。
Claims (1)
- 【特許請求の範囲】 クロック信号発生回路から出力される複数のクロック信
号のうちいずれかのクロック信号を選択し、この選択さ
れたクロック信号と、中央処理装置から出力されるエン
トリアドレス信号にもとづいてルックアップテーブルか
ら上記エントリアドレス信号に対応した色信号を出力す
る多重ブリンク方式において、 上記エントリアドレス信号にもとづいて、上記クロック
信号の選択を行う選択信号を出力するセレクタを設け、
このセレクタから出力される選択信号によって選択され
たクロック信号を上記ルックアップテーブルに出力して
上記色信号を出力させることを特徴とする多重ブリンク
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP723486A JPS62165492A (ja) | 1986-01-17 | 1986-01-17 | 多重ブリンク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP723486A JPS62165492A (ja) | 1986-01-17 | 1986-01-17 | 多重ブリンク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165492A true JPS62165492A (ja) | 1987-07-22 |
Family
ID=11660302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP723486A Pending JPS62165492A (ja) | 1986-01-17 | 1986-01-17 | 多重ブリンク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165492A (ja) |
-
1986
- 1986-01-17 JP JP723486A patent/JPS62165492A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH058438B2 (ja) | ||
| EP0251811A2 (en) | Flat panel display control apparatus | |
| EP0951694A2 (en) | Method and apparatus for using interpolation line buffers as pixel look up tables | |
| EP0105724B1 (en) | Data write arrangement for color graphic display unit | |
| JPS62165492A (ja) | 多重ブリンク方式 | |
| US5257015A (en) | Flat panel display control apparatus | |
| JP3247595B2 (ja) | 液晶表示映像信号生成装置 | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JPS63146094A (ja) | 表示制御回路 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPS63306490A (ja) | ウインドバックカラ−発生装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JPH0418048Y2 (ja) | ||
| JPS60247690A (ja) | ブリンク制御回路 | |
| JPS6125189A (ja) | ビツトマツプ処理におけるブリンク制御方式 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPH0214717B2 (ja) | ||
| JPS6349888A (ja) | 階調補正方式 | |
| JPS62231288A (ja) | Crt表示方式 | |
| JPH05290176A (ja) | カラー画像処理方法 | |
| JPS61209481A (ja) | 文字表示装置 | |
| JPS615288A (ja) | 多色マルチフレ−ムの画像表示装置 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPS6329794A (ja) | カラ−展開システム |