JPS62165497A - color demodulation circuit - Google Patents

color demodulation circuit

Info

Publication number
JPS62165497A
JPS62165497A JP747986A JP747986A JPS62165497A JP S62165497 A JPS62165497 A JP S62165497A JP 747986 A JP747986 A JP 747986A JP 747986 A JP747986 A JP 747986A JP S62165497 A JPS62165497 A JP S62165497A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
matrix
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP747986A
Other languages
Japanese (ja)
Inventor
Kazuyuki Odate
大舘 一幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP747986A priority Critical patent/JPS62165497A/en
Publication of JPS62165497A publication Critical patent/JPS62165497A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、SECAM方式のテレビジョン受像機におけ
る色復調回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a color demodulation circuit in a SECAM type television receiver.

[従来技術とその問題点] カラーテレビジョン方式の一つにSECAM方式がある
。このSECAM方式は、二つの色差信号、すなわちR
−YS8−Yに比例する信号を周波数変調して線順次で
送信し、受(* 8m側では水平1ライン遅延線を用い
て順次信号を同時信号に変換して復調する方式である。
[Prior art and its problems] One of the color television systems is the SECAM system. This SECAM method uses two color difference signals, namely R
A signal proportional to -YS8-Y is frequency-modulated and transmitted line-sequentially, and on the reception (*8m side, a horizontal one-line delay line is used to convert the sequential signals into simultaneous signals and demodulate them.

上記SECAM方式におけるテレビジョン受像機の色復
調回路は、第2図に示すように構成されたものが従来使
用されている。すなわち、SECAM方式の色復調回路
は、ビデオ・クロマ信号処理■C1、コントローラ2、
クロマトラップ3、クロマバンドパスフィルタ4及び1
Hディレィライン15により構成され、前段の映像増幅
回路(図示せず)から送られてくる映像信号がクロマト
ラップ3及びクロマバンドパスフィルタ4を介してビデ
オ・クロマ信号処理■C1に入力される。このビデオ・
りOマ信号処理ICIは、輝度信号増幅用Yアンプ5、
判別回路6、リミッタアンプ7、SECAMスイッチ8
 、G−Yマトリクス回路9、R−Y検波回路10、B
−Y検波回路11、Rマトリクス回路12、Gマトリク
ス回路13、Bマトリクス回路14からなり、1Hデイ
レイライン15が外付けされる。上記1Hディレィライ
ン15としては、例えばガラスディレィラインが用いら
れる。そして、上記クロマトラップ3から出力される輝
度信号YがYアンプ5を介してRマトリクス回路12、
Gマトリクス回路13、Bマトリクス回路14に入力さ
れる。また、リミッタアンプ7にはクロマバンドパスフ
ィルタ4から出力されるりOマ信号Cが入力され、判別
回路6には、制御部(図示せず)から送られてくるライ
ン判別信号1−IDが入力される。
A color demodulation circuit for a television receiver in the SECAM system has conventionally been constructed as shown in FIG. In other words, the SECAM color demodulation circuit consists of video chroma signal processing ■C1, controller 2,
Chroma trap 3, chroma band pass filters 4 and 1
It is constituted by an H delay line 15, and a video signal sent from a previous-stage video amplification circuit (not shown) is inputted to a video chroma signal processing unit C1 via a chroma trap 3 and a chroma bandpass filter 4. This video
The Oma signal processing ICI includes a Y amplifier 5 for luminance signal amplification,
Discrimination circuit 6, limiter amplifier 7, SECAM switch 8
, G-Y matrix circuit 9, R-Y detection circuit 10, B
- It consists of a Y detection circuit 11, an R matrix circuit 12, a G matrix circuit 13, and a B matrix circuit 14, and a 1H delay line 15 is externally connected. As the 1H delay line 15, for example, a glass delay line is used. Then, the luminance signal Y output from the chroma trap 3 is passed through the Y amplifier 5 to the R matrix circuit 12,
The signal is input to a G matrix circuit 13 and a B matrix circuit 14. Further, the limiter amplifier 7 receives the O signal C output from the chroma band pass filter 4, and the discrimination circuit 6 receives the line discrimination signal 1-ID sent from the control section (not shown). be done.

このライン判別信号HDは、1H(1水平周期)幅の信
号が゛1ルベルあるいは゛10°ルベルに交互に反転す
る信号である。上記判別回路6は、ライン判別信号HD
の信号レベルを判別し、SECAMスイッチ8をa接点
あるいはb接点側に切換える。上記SECAMスイッチ
8は、第1スイツチ8a及び第2スイツチ8bからなり
、第1スイツチ8aのa接点及び第2スイツチ8bのb
接点にリミッタアンプ7の出力が1Hディレィライン1
5を介して入力される。また、第1スイツチ8aのb接
点及び第2スイツチ8bのa接点にリミッタアンプ1の
出力が直接入力される。そして、上記第1スイツチ8a
により選択された信号がR−Y検波回路10を介してR
マトリクス回路12及びG−Yマトリクス回路9へ送ら
れ、第2スイツチ8bにより選択された信号がB−Y検
波回路11を介してBマトリクス回路14及びG−Yマ
トリクス回路9へ送られ、このG−Yマトリクス回路9
の出力がGマトリクス回路13へ送られる。しかして、
上記Rマトリクス回路12、Gマトリクス回路13、B
マトリクス回路14から出力されるカラー信号R,G、
Bがコントローラ2内のA/D変換器16〜18にそれ
ぞれ入力される。また、コントローラ2内には、クロッ
ク発生回路19が設けられており、このクロック発生回
路19から出力されるクロックがA/D変換器16〜1
8へサンプリングクロックとして送られる。上記A/D
変換器16〜18は、ビデオ・クロマ信号処理ICIか
ら送られてくるカラー信号R,G、Bをそれぞれ4ピツ
トのデジタル信号DR1〜DR4、DG1〜DG4 、
DB1〜084に変換し、次段の表示部(図示せず)へ
出力する。
This line discrimination signal HD is a signal in which a 1H (one horizontal period) width signal is alternately inverted to ``1 level'' or ``10 degrees'' level. The discrimination circuit 6 has a line discrimination signal HD.
The signal level is determined and the SECAM switch 8 is switched to the a contact or b contact side. The SECAM switch 8 consists of a first switch 8a and a second switch 8b, and the a contact of the first switch 8a and the b contact of the second switch 8b.
The output of limiter amplifier 7 is connected to the 1H delay line 1 at the contact point.
5. Further, the output of the limiter amplifier 1 is directly input to the b contact of the first switch 8a and the a contact of the second switch 8b. Then, the first switch 8a
The signal selected by R
The signal sent to the matrix circuit 12 and the G-Y matrix circuit 9 and selected by the second switch 8b is sent to the B-matrix circuit 14 and the G-Y matrix circuit 9 via the B-Y detection circuit 11. -Y matrix circuit 9
The output of is sent to the G matrix circuit 13. However,
The above R matrix circuit 12, G matrix circuit 13, B
Color signals R, G output from the matrix circuit 14,
B is input to A/D converters 16 to 18 in the controller 2, respectively. Further, a clock generation circuit 19 is provided in the controller 2, and a clock outputted from this clock generation circuit 19 is transmitted to the A/D converters 16 to 1.
8 as a sampling clock. Above A/D
The converters 16 to 18 convert the color signals R, G, and B sent from the video chroma signal processing ICI into 4-pit digital signals DR1 to DR4, DG1 to DG4, respectively.
The data is converted into DB1 to DB084 and output to the next stage display section (not shown).

上記の構成において、映像増幅回路から送られてくる映
像信号は、クロマトラップ3により輝度信号Yが取出さ
れ、Yアンプ5により増幅及びピーキング処理された後
、Rマトリクス回路12、Gマトリクス回路13、Bマ
トリクス回路14へ送られる。また、クロマバンドパス
フィルタ4から出力されるクロマ信号Cは、リミッタア
ンプ7によりリミッタ増幅された゛・後、直接あるいは
1Hデイレイライン15を介してSECAMスイッチ8
に入力される。このSECAMスイッチ8は、判別回路
6により切換え制御されるもので、リミッタアンプ7か
らB−Y信号が出力されるタイミングではa接点側に切
換えられ、リミッタアンプ7からR−YM号が出力され
るタイミングではb接点側に切換えられる。従って、あ
るタイミングでリミッタアンプ7からB−Y信号が出力
されている場合、R−Y検波回路10には1Hディレィ
ライン15で1Hil延されたR−Y信号が入力され、
B−Y検波回路11にはリミッタアンプ7から出力され
るB−Y信号が入力される。また、次のタイミングでリ
ミッタアンプ7からR−Y信号が出力されている場合、
R−Y検波回路10にはリミッタアンプ7から出力され
るR−Y信号がそのまま入力され。
In the above configuration, from the video signal sent from the video amplifier circuit, the luminance signal Y is extracted by the chroma trap 3, and after being amplified and peaked by the Y amplifier 5, the R matrix circuit 12, the G matrix circuit 13, The signal is sent to the B matrix circuit 14. Further, the chroma signal C output from the chroma bandpass filter 4 is limiter amplified by the limiter amplifier 7 and then sent directly or via the 1H delay line 15 to the SECAM switch 8.
is input. This SECAM switch 8 is switched and controlled by the discrimination circuit 6, and is switched to the a contact side at the timing when the B-Y signal is output from the limiter amplifier 7, and the R-YM signal is output from the limiter amplifier 7. At the timing, it is switched to the b contact side. Therefore, when the B-Y signal is output from the limiter amplifier 7 at a certain timing, the R-Y signal extended by 1Hil by the 1H delay line 15 is input to the R-Y detection circuit 10.
A BY signal output from the limiter amplifier 7 is input to the BY detection circuit 11 . Also, if the R-Y signal is output from the limiter amplifier 7 at the following timing,
The RY signal outputted from the limiter amplifier 7 is input as is to the RY detection circuit 10.

8−Y検波回路11には1Hディレィライン15により
遅延された8−Y信号が入力される。SECAM方式に
おいては、R−Y信号とB−Y信号が交互に送信される
が、上記のようにライン判別信号に応じたSECAMス
イッチ8の切換えによりR−Y検波回路10にはR−Y
信号が、また、B−Y検波回路11にはB−Y信号が常
に入力され、R−Y信号及びB−Y信号が復調される。
The 8-Y signal delayed by the 1H delay line 15 is input to the 8-Y detection circuit 11 . In the SECAM system, the R-Y signal and the B-Y signal are transmitted alternately, but as described above, by switching the SECAM switch 8 according to the line discrimination signal, the R-Y detection circuit 10 receives the R-Y signal.
Also, the BY signal is always input to the BY detection circuit 11, and the RY signal and the BY signal are demodulated.

そして、上記R−Y検波回路10、B−Y検波回路11
により復調されたR−Y信号、B−Y信号は、G−Yマ
トリクス回路9へ送られてG−Y信号が作成される。
Then, the R-Y detection circuit 10 and the B-Y detection circuit 11
The R-Y signal and B-Y signal demodulated by are sent to the G-Y matrix circuit 9 to create a G-Y signal.

その後、上記R−Y信号、G−Y信号、B−Y信号は、
Rマトリクス回路12、Gマトリクス回路13、Bマト
リクス回路14に送られて輝度信号Yと加算され、原色
信@R,G、Bが得られる。この原色信号R,G、Bは
コントローラ2へ送られ、A/D変換器16〜18によ
りデジタル信号に変換されて表示部へ送られる。
After that, the above R-Y signal, G-Y signal, and B-Y signal are
The signal is sent to the R matrix circuit 12, the G matrix circuit 13, and the B matrix circuit 14, and is added to the luminance signal Y to obtain primary color signals @R, G, and B. These primary color signals R, G, and B are sent to the controller 2, converted into digital signals by A/D converters 16 to 18, and sent to the display section.

上記の動作説明から分かるようにSECAM方式におい
ては、1H毎にR−Y、B−Yの色差信号を交互に送信
するものであり、このため1Hデイレイライン15を使
用して各H期間にR−Y、R−Bの信号が同時に存在す
るようにしてG−Y信号を合成するようにしている。上
記のように従来のSECAM方式においては、R−Y、
B−Yの信号からG−Y信号を合成するために1Hデイ
レイライン15を必要とし、液晶テレビのような小型テ
レビにおいては、1Hディレィラインはコストが高いと
共に形状が大きく、製品の小型化に大きな障害になって
いた。
As can be seen from the above operation description, in the SECAM system, the R-Y and B-Y color difference signals are transmitted alternately every 1H, and therefore the 1H delay line 15 is used to transmit the R-Y and B-Y color difference signals during each H period. -Y and R-B signals are simultaneously present to synthesize the G-Y signal. As mentioned above, in the conventional SECAM method, R-Y,
A 1H delay line 15 is required to synthesize the G-Y signal from the B-Y signal, and for small TVs such as LCD TVs, the 1H delay line is expensive and large in size, making it difficult to miniaturize the product. It was a big obstacle.

[発明の目的] 本発明は上記の点に鑑みてなされたもので、1Hデイレ
イラインを使用せずに色復調を行なうことができるSE
CAM方式の小型テレビにおける色復調回路を提供する
ことを目的とする。
[Object of the Invention] The present invention has been made in view of the above points, and is an SE that can perform color demodulation without using a 1H delay line.
The object of the present invention is to provide a color demodulation circuit for a small CAM type television.

[発明の要点] 本発明は、SECAM方式テレビジョン受像機の色復調
回路において、コントローラLSI内に1Hシフトレジ
スタを設け、ビデオ・クロマ信号処理ICで行なってい
たR、G、Bマトリクス処理をA/D変換後にデジタル
信号で処理することにより、1Hデイレイラインを使用
することなく色復調処理を行ない得るようにしたもので
ある。
[Summary of the Invention] The present invention provides a 1H shift register in the controller LSI in the color demodulation circuit of a SECAM television receiver, and A By processing digital signals after /D conversion, color demodulation processing can be performed without using a 1H delay line.

【発明の実施例1 以下、図面を参照して本発明の一実施例を説明する。本
発明による色復調回路は、第1図に示すようにSECA
M方式のビデオ・クロマ信号処理ICIA、コントロー
ラLS 12 A、クロマトラップ3及びクロマバンド
パスフィルタ4により構成され、前段の映像増幅回路(
図示せず)から送られてくる映像信号がりOマドラツブ
3及びクロマバンドパスフィルタ4を介してビデオ・ク
ロマ信号処理IC+Aに入力される。このビデオ・クロ
マ信号処理IC1Aは、輝度信号増幅用Yアンプ5、判
別回路6、リミッタアンプ7、SECAMスイッチ8 
、R−Y検波回路10.B−Y検波回路11かうなって
いる。そして、上記クロマトラップ3から出力される輝
度信号YがYアンプ5により増幅されてコントローラL
S 12 Aへ送られる。
Embodiment 1 of the Invention Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The color demodulation circuit according to the present invention is a SECA circuit as shown in FIG.
It is composed of an M-type video chroma signal processing ICIA, a controller LS 12A, a chroma trap 3, and a chroma bandpass filter 4, and the video amplification circuit (
A video signal sent from a video chroma signal processing IC+A (not shown) is inputted to a video chroma signal processing IC+A via an O madrub 3 and a chroma bandpass filter 4. This video chroma signal processing IC 1A includes a luminance signal amplification Y amplifier 5, a discrimination circuit 6, a limiter amplifier 7, and a SECAM switch 8.
, RY detection circuit 10. The B-Y detection circuit 11 is buzzing. Then, the luminance signal Y output from the chroma trap 3 is amplified by the Y amplifier 5 and the controller L
Sent to S 12 A.

また、リミッタアンプ7にはクロマバンドパスフィルタ
4から出力されるクロマ信号Cが入力され、判別回路6
には、制御部(図示せず)から送られてくるライン判別
信号HDが入力される。上記判別回路6は、ライン判別
信号HDの信号レベルを判別し、SECAMスイッチ8
をa接点あるいはb接点側に切換えると共に、その切換
え信号をIQりOツクとしてコントローラLS 12 
Aへ出力する。上記SECAMスイッチ8は、第1スイ
ツチ8a及び第2スイツチ8bからなり、リミッタアン
プ7の出力信号を第1スイツチ8aにより切換えてR−
Y検波回路10あるいはB−Y検波回路11に入力する
。そして、R−Y検波回路10及びB−Y検波回路11
の出力信号を第2スイツチ8bにより交互に選択して取
出し、コントローラLS I2 Aへ出力する。
Further, the chroma signal C output from the chroma bandpass filter 4 is input to the limiter amplifier 7, and the discriminator circuit 6
A line discrimination signal HD sent from a control section (not shown) is input to the control section. The discrimination circuit 6 discriminates the signal level of the line discrimination signal HD, and the SECAM switch 8
is switched to the A contact or B contact side, and the switching signal is used as the IQ output to the controller LS12.
Output to A. The SECAM switch 8 consists of a first switch 8a and a second switch 8b, and switches the output signal of the limiter amplifier 7 by the first switch 8a to
The signal is input to the Y detection circuit 10 or the BY detection circuit 11. Then, the R-Y detection circuit 10 and the B-Y detection circuit 11
The output signals of are alternately selected and extracted by the second switch 8b and output to the controller LSI2A.

上記コントローラLS 12 Aは、A/D変換器20
.21、G−Yマトリクス回路22.1Hシフトレジス
タ23、Rマトリクス用加算器24、Gマトリクス用加
算器25、Bマトリクス用加算器26を備え、クロック
発生回路19から出力されるクロックパルスが上記各回
路へ送られる。そして、ビデオ・クロマ信号処理ICI
AのSECAMスイッチ8を介して送られてくるR−Y
M@及びB−Y信号がA/D変換器20に入力され、Y
アンプ5から送られてくる信号がA/D変換器21に入
力される。上記A/D変換器20は、ビデオ・クロマ信
号処理ICIAから送られてくる色差信号をデジタル信
号に変換し、G−Yマトリクス回路22へ直接及び1H
シフトレジスタ23を介して入力する。G−Yマトリク
ス回路22は、R−Y信号、B−Y信号を分離すると共
に、G−Y信号を合成し、R−Y信号をRマトリクス用
加算器24、G−Y信号をGマトリクス用加算器25、
B−Y信号をBマトリクス用加算器26へそれぞれ出力
する。また、上記A/D変換器21は、ビデオ・クロマ
信号処理IC1Aから送られてくる輝度信@Yをデジタ
ル信号に変換して加算器24〜26へ出力する。加算器
24〜26は、G−Yマトリクス回路22からの色差信
号及びA/D変換器21からの輝度信号を加算し、4ビ
ツトのデジタル信号DR1〜DR4、DG1〜DG4、
D81〜DB4として、次段の表示部(図示せず)へ出
力する。
The controller LS 12 A includes an A/D converter 20
.. 21, G-Y matrix circuit 22.1H shift register 23, R matrix adder 24, G matrix adder 25, B matrix adder 26, the clock pulse output from the clock generation circuit 19 is sent to the circuit. And video chroma signal processing ICI
R-Y sent via SECAM switch 8 of A
The M@ and BY signals are input to the A/D converter 20, and the Y
A signal sent from the amplifier 5 is input to the A/D converter 21. The A/D converter 20 converts the color difference signal sent from the video chroma signal processing ICIA into a digital signal, and sends it directly to the G-Y matrix circuit 22 and 1H.
Input via shift register 23. The G-Y matrix circuit 22 separates the R-Y signal and the B-Y signal, and also combines the G-Y signals, and sends the R-Y signal to an adder 24 for R matrix and the G-Y signal for G matrix adder 25,
The B-Y signals are output to the B matrix adder 26, respectively. Further, the A/D converter 21 converts the luminance signal @Y sent from the video/chroma signal processing IC 1A into a digital signal and outputs the digital signal to the adders 24-26. Adders 24 to 26 add the color difference signal from the G-Y matrix circuit 22 and the luminance signal from the A/D converter 21, and produce 4-bit digital signals DR1 to DR4, DG1 to DG4,
The signals are outputted to the next display section (not shown) as D81 to DB4.

次に上記実施例の動作を説明する。映像増幅回路から送
られてくる映像信号は、りOマドラツブ3により輝度信
号Yが取出され、Yアンプ5により増幅及びピーキング
処理された後、コントローラLS 12 A内のA/D
変換器21へ送られる。また、クロマバンドパスフィル
タ4から出力されるクロマ信号Cは、リミッタアンプ7
によりリミッタ増幅された後、SECAMスイッチ8の
第1スイツチ8aを介してR−Y検波回路10あるいは
B−Y検波回路11へ送られる。このとき判別回路6は
、ライン判別信号HDに応じて1H毎にSECAMスイ
ッチ8をa接点あるいはb接点側に切換える。すなわち
、判別回路6は、R−Y信号が送られてきている場合に
はSECAMスイッチ8をa接点側に切換え、B−Y信
号が送られてきている場合にはSECAMスイッチ8を
b接点側に切換える。従って、あるタイミングでリミッ
タアンプ7からR−Y信号が出力されている場合、この
R−Y信号は第1スイツチ8aを介してR−Y検波回路
10へ送られ、更にこのR−Y検波回路10から第2ス
イツチ8bを介してA/D変換器20へ送られる。そし
て、次のタイミングでリミッタアンプ7からB−Y信号
が出力されると、このB−Y信号は第1スイツチ8aを
介してB−Y検波回路11へ送られ、更にこの8−Y検
波回路11から第2このA/D変換器20は、上記のよ
うに異なるタイミングで与えられるR−Y信号及びB−
Y信号をそれぞれ4ビツトのデジタル信号に変換してG
−Yマトリクス回路22に入力すると共に、1Hシフト
レジスタ23により1H遅延してG−Yマトリクス回路
22へ入力する。G−Yマトリクス回路22は、デジタ
ル変換されて入力されるR−Y信号、B−Y信号をRマ
トリクス用加算器24、Bマトリクス用加鐸B2Gにそ
れぞれ転送すると共に、R−Y信号及びB−Y信号から
G−Y信号を合成してGマトリクス用加算器25へ出力
する。上記のようにA/D変換器20からR−Y信号が
出力されるタイミングでは1Hシフトレジスタ23から
1H遅延したB−Y信号が出力され、また、A/D変換
器20からB−Y信号が出力されるタイミングでは1H
シフトレジスタ23から1H遅延したR−Y信号が出力
され、R−Y信号及びB−Y信号が同時にG−Yマトリ
クス回路22に与えられるので、G−Yマトリクス回路
22はR−Y及びB−Yの両人力信号からG−Y信号を
合成することができる。この場合、G−Yマトリクス回
路22は、判別回路6から送られてくる10クロツク及
びクロック発生回路19から出力されるクロックパルス
によって1l16Dされ、次の演算を行なってG−Y信
号を作成する。
Next, the operation of the above embodiment will be explained. From the video signal sent from the video amplification circuit, a brightness signal Y is extracted by the amplifier 3, amplified and peaked by the Y amplifier 5, and then sent to the A/D in the controller LS 12A.
The signal is sent to the converter 21. Further, the chroma signal C output from the chroma bandpass filter 4 is transmitted to the limiter amplifier 7.
After being amplified by the limiter, the signal is sent to the RY detection circuit 10 or the BY detection circuit 11 via the first switch 8a of the SECAM switch 8. At this time, the discrimination circuit 6 switches the SECAM switch 8 to the a-contact or b-contact side every 1H according to the line discrimination signal HD. That is, the discrimination circuit 6 switches the SECAM switch 8 to the a contact side when the R-Y signal is being sent, and switches the SECAM switch 8 to the b contact side when the B-Y signal is being sent. Switch to Therefore, when the RY signal is output from the limiter amplifier 7 at a certain timing, this RY signal is sent to the RY detection circuit 10 via the first switch 8a, and further to the RY detection circuit 10. 10 and is sent to the A/D converter 20 via the second switch 8b. Then, when the B-Y signal is output from the limiter amplifier 7 at the next timing, this B-Y signal is sent to the B-Y detection circuit 11 via the first switch 8a, and further to this 8-Y detection circuit. The second A/D converter 20 from No. 11 receives the R-Y signal and the B- signal given at different timings as described above.
Convert each Y signal to a 4-bit digital signal and
-Y matrix circuit 22, and is also delayed by 1H by 1H shift register 23 and input to GY matrix circuit 22. The G-Y matrix circuit 22 transfers the digitally converted input R-Y signal and B-Y signal to the R matrix adder 24 and the B matrix adder B2G, and also transfers the R-Y signal and the B-Y signal to the R matrix adder 24 and the B matrix adder B2G. A G-Y signal is synthesized from the -Y signal and output to the G matrix adder 25. As mentioned above, at the timing when the A/D converter 20 outputs the R-Y signal, the 1H shift register 23 outputs the B-Y signal delayed by 1H, and the A/D converter 20 outputs the B-Y signal. 1H at the timing when is output
The shift register 23 outputs the R-Y signal delayed by 1H, and the R-Y signal and the B-Y signal are simultaneously given to the G-Y matrix circuit 22, so the G-Y matrix circuit 22 receives the R-Y and B- A G-Y signal can be synthesized from Y's two-person power signals. In this case, the G-Y matrix circuit 22 is subjected to 1116D by the 10 clocks sent from the discrimination circuit 6 and the clock pulses output from the clock generation circuit 19, and performs the following calculation to create the G-Y signal.

(G−Y)−0,51(R−Y) +0.19 (B−Y) 上記のようにしてG−Yマトリクス回路22からR−Y
信号、G−Y信号、8−Y信号が得られ、加算器24〜
26へ送られる。この加算器24〜26は、G−Yマト
リクス回路22から出力されるR−Y、G−Y、B−Y
の色差信号とA/D変換器21から出力される輝度信号
とを加算してR,G、Bの原色デジタル信号OR1〜D
R4、DGI〜DG4、DB1〜D84とし、次段の表
示部を表示駆動する。
(G-Y) -0,51 (R-Y) +0.19 (B-Y) As described above, from the G-Y matrix circuit 22 to R-Y
A signal, a G-Y signal, and an 8-Y signal are obtained, and the adder 24~
Sent to 26. The adders 24 to 26 are connected to R-Y, G-Y, B-Y output from the G-Y matrix circuit 22.
The color difference signal and the luminance signal output from the A/D converter 21 are added to generate R, G, and B primary color digital signals OR1 to D.
R4, DGI to DG4, and DB1 to D84, and drive the display section of the next stage.

[発明の効果] 以上詳記したように本発明によれば、SECAM方式の
小型テレビにおける色復調回路において、コントローラ
しSI内に1Hシフトレジスタを設け、従来ビデオ・ク
ロマ信号処理ICで行なっていたR、G、8マトリクス
処理をA/D変換後にデジタル信号で処理するようにし
たので、1Hデイレイラインの代わりに1Hシフトレジ
スタを用いて色復調を行なうことができ、外付けの1H
デイレイラインを不要として製造工程を簡易化し得ると
共に、小型化及びコストの低下を計り得るものである。
[Effects of the Invention] As detailed above, according to the present invention, a 1H shift register is provided in the controller and SI in the color demodulation circuit of a small TV using the SECAM system, and the processing that was conventionally performed using a video chroma signal processing IC is implemented. Since R, G, and 8 matrix processing is processed using digital signals after A/D conversion, color demodulation can be performed using a 1H shift register instead of a 1H delay line, and an external 1H delay line can be used for color demodulation.
It is possible to simplify the manufacturing process by eliminating the need for a delay line, and also to reduce the size and cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による色am回路の構成を示
すブロック図、第2図は従来の色復調回路の構成を示す
ブロック図である。 1.1A・・・ビデオ・クロマ信号処理IC12,2A
・・・コントローラLSI、3・・・クロマトラップ、
4・・・クロマバンドパスフィルタ、5・・・輝度信号
増幅用Yアンプ、6・・・判別回路、1・・・リミッタ
アンプ、8・・・SECAMスイッチ、9・・・G−Y
マトリクス回路、10・・・R−Y検波回路、11・・
・B−Y検波回路、12・・・Rマトリクス回路、13
・・・076992回路、14・・・Bマトリクス回路
、15・・・1Hディレィライン、16〜18・・・A
/D変換器、19・・・りOツク発生回路、20・・・
A/D変換器、21・・・A/D変換器、22・・・G
−Yマトリクス回路、23・・・1Hシフトレジスタ、
24・・・Rマトリクス用加篩器、25・・・Gマトリ
クス用加算器、26・・・Bマトリクス用加算器。
FIG. 1 is a block diagram showing the configuration of a color AM circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional color demodulation circuit. 1.1A...Video chroma signal processing IC12, 2A
...Controller LSI, 3...Chroma trap,
4... Chroma band pass filter, 5... Y amplifier for luminance signal amplification, 6... Discrimination circuit, 1... Limiter amplifier, 8... SECAM switch, 9... G-Y
Matrix circuit, 10...RY detection circuit, 11...
・B-Y detection circuit, 12...R matrix circuit, 13
...076992 circuit, 14...B matrix circuit, 15...1H delay line, 16-18...A
/D converter, 19... Re-O-sock generation circuit, 20...
A/D converter, 21...A/D converter, 22...G
-Y matrix circuit, 23...1H shift register,
24... R matrix filter, 25... G matrix adder, 26... B matrix adder.

Claims (1)

【特許請求の範囲】[Claims] SECAM方式テレビジョン受像機の色復調回路におい
て、クロマ信号中のR−Y信号、B−Y信号をそれぞれ
検波するR−Y検波回路及びB−Y検波回路と、上記R
−Y検波回路、B−Y検波回路から出力されるR−Y信
号及びB−Y信号の色差信号をライン判別信号に従って
1H毎に交互に取出すスイッチ手段と、このスイッチ手
段を介して取出される色差信号を順次デジタル信号に変
換するA/D変換器と、このA/D変換器の出力信号を
1H遅延して出力する1Hシフトレジスタと、この1H
シフトレジスタ及び上記A/D変換器の出力信号が入力
され、R−Y信号及びB−Y信号を分離して出力すると
共に、上記R−Y信号及びB−Y信号からG−Y信号を
合成して出力するG−Yマトリクス回路と、映像信号中
の輝度信号をデジタル信号に変換する輝度信号用A/D
変換器と、この輝度信号用A/D変換器と上記G−Yマ
トリクス回路から出力される各色差信号とを加算してR
、G、Bの原色デジタル信号を出力する加算器とを具備
したことを特徴とする色復調回路。
In the color demodulation circuit of the SECAM system television receiver, the R-Y detection circuit and the B-Y detection circuit detect the R-Y signal and the B-Y signal in the chroma signal, respectively, and the R-Y detection circuit described above.
- switch means for alternately taking out the color difference signals of the RY signal and the BY signal outputted from the Y detection circuit and the BY detection circuit every 1H according to the line discrimination signal; An A/D converter that sequentially converts color difference signals into digital signals, a 1H shift register that delays the output signal of this A/D converter by 1H, and outputs the output signal of this 1H
The output signals of the shift register and the A/D converter are input, the R-Y signal and the BY signal are separated and output, and the G-Y signal is synthesized from the R-Y signal and the BY signal. A G-Y matrix circuit that outputs the digital signal, and a luminance signal A/D that converts the luminance signal in the video signal into a digital signal.
The converter, this luminance signal A/D converter, and each color difference signal output from the G-Y matrix circuit are added and R
, G, and B primary color digital signals.
JP747986A 1986-01-17 1986-01-17 color demodulation circuit Pending JPS62165497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP747986A JPS62165497A (en) 1986-01-17 1986-01-17 color demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP747986A JPS62165497A (en) 1986-01-17 1986-01-17 color demodulation circuit

Publications (1)

Publication Number Publication Date
JPS62165497A true JPS62165497A (en) 1987-07-22

Family

ID=11666904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP747986A Pending JPS62165497A (en) 1986-01-17 1986-01-17 color demodulation circuit

Country Status (1)

Country Link
JP (1) JPS62165497A (en)

Similar Documents

Publication Publication Date Title
JPS61218290A (en) Solid-state image pick-up device
JPS6223947B2 (en)
HK17887A (en) Horizontal and vertical image detail processing of a color television signal
US4827331A (en) Color TV camera with circuit for adjusting the white balance of red, green, and blue signals generated from a narrow-band luminance signal and line-sequential color-difference signals
EP0364967A3 (en) Luminance/chrominance signal separation circuit for pal color television signal
EP0430049B1 (en) Interpolation circuit of chrominance signal of a pal color television signal
JPH0670339A (en) PAL color motion detection circuit for television signals
JPH03793Y2 (en)
JP2619353B2 (en) Solid-state imaging device
JPH01126894A (en) Rate converter for digital video signal
JPH01147987A (en) Image pickup device
JPH0488785A (en) Color image pickup element and signal processing device
JPS61212981A (en) Noise reduction circuit
JPS6354891A (en) Digital color demodulator
JPS60249492A (en) Video signal processing circuit
JPH0787597B2 (en) Motion detection circuit
JPH0370382A (en) Matrix converting circuit
JPH01144789A (en) System adaptive image transmission system
JPH02261269A (en) Camera signal processing circuit
JPH03284095A (en) Muse/ntsc down-converter
JPS61242484A (en) Color solid-state image pickup device
JPH01261091A (en) Television receiver
JPS62185492A (en) Luminance signal color signal separation device
JPS6277789A (en) Color error reduction circuit for solid-state imaging devices
JPH05219512A (en) Image pickup device