JPH03793Y2 - - Google Patents

Info

Publication number
JPH03793Y2
JPH03793Y2 JP465283U JP465283U JPH03793Y2 JP H03793 Y2 JPH03793 Y2 JP H03793Y2 JP 465283 U JP465283 U JP 465283U JP 465283 U JP465283 U JP 465283U JP H03793 Y2 JPH03793 Y2 JP H03793Y2
Authority
JP
Japan
Prior art keywords
signal
pair
delay
signals
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP465283U
Other languages
Japanese (ja)
Other versions
JPS59111377U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP465283U priority Critical patent/JPS59111377U/en
Publication of JPS59111377U publication Critical patent/JPS59111377U/en
Application granted granted Critical
Publication of JPH03793Y2 publication Critical patent/JPH03793Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔考案の属する技術分野〕 本考案は、中間端子付の遅延素子から得られる
遅延信号を多目的に利用し、信号処理回路を簡略
化した映像信号再生装置に関するものである。
[Detailed description of the invention] [Technical field to which the invention pertains] The present invention relates to a video signal reproducing device that uses a delayed signal obtained from a delay element with an intermediate terminal for multiple purposes and has a simplified signal processing circuit. .

〔従来技術の説明〕[Description of prior art]

従来、遅延素子は、ある信号を一定時間遅らせ
るための素子として使用されており、一般に知ら
れている素子としては、CCD,BBD遅延素子、
ガラス遅延素子等がある。この様な遅延素子は、
遅延回路を多く必要とする映像信号処理回路に使
われている。例えば、1水平走査期間(これを以
下1Hと略す)おきに交互に、R−Y信号、B−
Y信号があるようなラインシーケンシヤルな色差
信号を持つ映像信号を磁気媒体に記録する記録再
生装置について考えてみると、R−Y信号、B−
Y信号を1H毎に同時出力させるための回路や、
フイールド信号をフレーム信号に変換するフイー
ルドフレーム変換回路等に遅延素子が必要とな
る。
Conventionally, delay elements have been used as elements to delay a certain signal for a certain period of time, and commonly known elements include CCD, BBD delay elements,
There are glass delay elements, etc. Such a delay element is
It is used in video signal processing circuits that require many delay circuits. For example, the R-Y signal, B-
If we consider a recording/reproducing device that records video signals with line sequential color difference signals such as a Y signal on a magnetic medium, we will see that there are R-Y signals, B-
A circuit for simultaneously outputting Y signals every 1H,
A delay element is required in a field/frame conversion circuit or the like that converts a field signal into a frame signal.

第1図は、1Hおきに交互にR−Y信号、B−
Y信号が表われるようなラインシーケンシヤルな
色差信号を1H毎に同時化するための従来例を示
す構成ブロツク図である。
Figure 1 shows the R-Y signal and B- signal alternately every 1H.
1 is a configuration block diagram showing a conventional example for synchronizing line sequential color difference signals in which a Y signal appears every 1H; FIG.

ラインシーケンシヤルな色差信号は、1Hおき
にしかR−Y信号とB−Y信号がないため、例え
ばR−Y信号のない1Hでは、前の1HのR−Y信
号を1H遅延させて、B−Y信号とR−Y信号を
同時出力し、また、B−Y信号のない1Hでも同
様にしてB−Y信号とR−Y信号を同時出力す
る。
Line sequential color difference signals have R-Y and B-Y signals only every 1H, so for example, in 1H where there is no RY signal, the RY signal of the previous 1H is delayed by 1H, and the B-Y signal is delayed by 1H. The -Y signal and the RY signal are simultaneously outputted, and the BY signal and the RY signal are simultaneously outputted in the same way even in 1H where there is no BY signal.

すなわち、第1図において、入力端子1に与え
られるラインシーケンシヤルな色差信号は、
1HDLに印加されるとともに、スイツチ2,3に
入力される。スイツチ2,3は、駆動回路7から
の駆動パルスによつて、1H毎に入力端子1から
の信号と、1HDL6を通つた1H遅延信号とを交
互に切換えて出力端子4,5に取り出すもので、
各出力端子4,5には、R−Y信号、B−Y信号
がそれぞれ連続して得られる。
That is, in FIG. 1, the line sequential color difference signal applied to input terminal 1 is as follows:
1HDL and is also input to switches 2 and 3. The switches 2 and 3 alternately switch the signal from the input terminal 1 and the 1H delayed signal passed through the 1HDL 6 every 1H by the drive pulse from the drive circuit 7, and take it out to the output terminals 4 and 5. ,
A RY signal and a BY signal are continuously obtained at each output terminal 4 and 5, respectively.

第2図は、フイールド繰返し信号をフレーム信
号に変換するフイールドフレーム変換回路の従来
例を示す構成ブロツク図である。
FIG. 2 is a block diagram showing a conventional field/frame conversion circuit for converting a field repetition signal into a frame signal.

フレーム信号では、奇フイールド偶フイールド
で、0.5Hの信号のずれを設ける必要がある。そ
れ故に、この回路においては、入力端子8からの
フイールド信号を、0.5HDL11で遅らせ、この
0.5HDL11からの信号と、入力端子8に印加さ
れるフイールド信号とを、駆動回路12によつて
駆動されるスイツチ9によりフイールド毎に切り
換えて、出力端子10に出力信号(フレーム信
号)を得るようにしている。
For frame signals, it is necessary to provide a signal shift of 0.5H between odd and even fields. Therefore, in this circuit, the field signal from input terminal 8 is delayed by 0.5HDL11, and this
The signal from the 0.5HDL 11 and the field signal applied to the input terminal 8 are switched for each field by a switch 9 driven by a drive circuit 12, so that an output signal (frame signal) is obtained at the output terminal 10. I have to.

この様に、映像信号処理回路においては、遅延
回路を多く必要とし、各回路ごとに遅延素子を使
用する場合、全体回路としては多くの遅延素子が
必要で、回路が複雑かつ部品コストも高くなる欠
点があつた。
In this way, video signal processing circuits require many delay circuits, and if a delay element is used for each circuit, many delay elements are required for the entire circuit, making the circuit complex and the component cost high. There were flaws.

〔本考案の目的〕[Purpose of this invention]

本考案はこのような欠点に鑑みてなされたもの
で、中間出力端子を有する遅延素子を多目的に利
用することによつて、部品数を減少せしめ、回路
を簡略化し、コストを低減することを目的とす
る。
The present invention was developed in view of these shortcomings, and aims to reduce the number of components, simplify the circuit, and reduce costs by using a delay element with an intermediate output terminal for multiple purposes. shall be.

〔実施例の説明〕[Explanation of Examples]

第3図は、本考案において用いられる中間出力
端子を有するCCD遅延素子の一例を示す構成ブ
ロツク図である。この例では455ビツトのCCD1
5,16を2段継続接続させて構成したもので、
入力端子13に印加された信号は、455ビツト
CCD15を通つて遅延した信号が中間出力端子
18より出力されるとともに、各CCD15,1
6(合計で910ビツト)を通つて遅延した信号が
出力端子17から出力される。
FIG. 3 is a block diagram showing an example of a CCD delay element having an intermediate output terminal used in the present invention. In this example, 455-bit CCD1
It is constructed by continuously connecting 5 and 16 in two stages.
The signal applied to input terminal 13 is 455 bits.
The signal delayed through the CCD 15 is output from the intermediate output terminal 18, and each CCD 15, 1
6 (910 bits in total) is output from the output terminal 17.

ここで、各CCD15,16を駆動するクロツ
ク信号は端子14に印加されるが、このクロツク
が、NTSC方式の色副搬送波周波数fsc(3.58M
Hz)の2倍の周波数(2・fsc)であるものとす
れば、中間出力端子18から1H分遅延した信号
が、また出力端子17から2H分遅延した信号が
それぞれ得られる。また、端子14に印加するク
ロツク信号を4・fscとすれば、中間出力端子1
8からは0.5H遅延した信号が、出力端子17か
らは1H分遅延した信号がそれぞれ得られる。
Here, the clock signal for driving each CCD 15, 16 is applied to the terminal 14, and this clock is applied to the NTSC color subcarrier frequency fsc (3.58M
Hz), a signal delayed by 1H is obtained from the intermediate output terminal 18, and a signal delayed by 2H from the output terminal 17 is obtained. Furthermore, if the clock signal applied to the terminal 14 is 4·fsc, then the intermediate output terminal 1
A signal delayed by 0.5H is obtained from the output terminal 8, and a signal delayed by 1H is obtained from the output terminal 17.

第4図は本考案に係る回路の一例を示す構成ブ
ロツク図で、第1図に示した色差信号を1H毎に
同時化するための回路と、第2図に示したフイー
ルドフレーム変換回路の両方の機能を有する。
FIG. 4 is a block diagram showing an example of a circuit according to the present invention, which includes both the circuit for synchronizing color difference signals every 1H shown in FIG. 1, and the field frame conversion circuit shown in FIG. It has the following functions.

すなわち、第4図において、スイツチ25,2
6(第1のスイツチ手段)と、1HDL21,27
でR−Y信号、B−Y信号を1H毎に同時出力さ
せるための回路を構成し、スイツチ22,29
(第2のスイツチ手段)と、1HDL21,27で
フイールドフレーム変換回路を構成している。
That is, in FIG. 4, switches 25, 2
6 (first switch means) and 1HDL21, 27
A circuit is configured to simultaneously output the R-Y signal and the B-Y signal every 1H, and the switches 22 and 29
(second switch means) and 1HDL 21, 27 constitute a field frame conversion circuit.

この回路では、R−Y信号、B−Y信号それぞ
れ1個の遅延素子を使うものであつて、1HDL2
1,1HDL27は、いずれも第3図に示した中間
出力端子20,28を有するものである。
In this circuit, one delay element is used for each of the R-Y signal and the B-Y signal, and 1HDL2
1 and 1 HDL 27 both have intermediate output terminals 20 and 28 shown in FIG.

第4図において、入力端子19には、記録媒体
から出力される1Hおきに交互にR−Y信号とB
−Y信号である様な色差信号を含む映像信号(フ
イールド信号)が印加される。この信号は、スイ
ツチ25,26に入力される。これらのスイツチ
25,26は駆動回路からの駆動パルスによつ
て、切り換えられるもので、スイツチ25は、入
力端子19からの映像信号と、1HDL21を通つ
た1H遅延信号とを1H毎に切り換え、スイツチ2
2に入力させる。スイツチ26も同様に、入力端
子19からの映像信号と、1HDL27を通つた
1H遅延信号とを1H毎に切り換え、スイツチ29
に入力させる。
In FIG. 4, the input terminal 19 is connected to the R-Y signal and the B signal output from the recording medium alternately every 1H.
A video signal (field signal) including a color difference signal such as a -Y signal is applied. This signal is input to switches 25 and 26. These switches 25 and 26 are switched by drive pulses from the drive circuit, and the switch 25 switches the video signal from the input terminal 19 and the 1H delayed signal passed through the 1HDL 21 every 1H, and 2
2. Similarly, the switch 26 receives the video signal from the input terminal 19 and passes through the 1HDL 27.
Switch 1H delay signal every 1H, switch 29
input.

一方、各1HDL21,27の中間出力端子2
0,28からは、0.5H遅延信号が得られており、
スイツチ22,29に入力されている。スイツチ
22,29は、駆動回路30からの駆動パルスに
よつて切り換えられるもので、スイツチ22は、
スイツチ25で取り出された信号と中間出力端子
20からの0.5H遅延信号とをフイールド毎に切
り換えて取り出す。スイツチ29も同様に、スイ
ツチ26で取り出された信号と中間出力端子28
からの0.5H遅延信号とをフイールド毎に切り換
えて取り出す。
On the other hand, intermediate output terminal 2 of each 1HDL21, 27
From 0.28, a 0.5H delayed signal is obtained,
It is input to switches 22 and 29. The switches 22 and 29 are switched by drive pulses from the drive circuit 30, and the switch 22 is
The signal taken out by the switch 25 and the 0.5H delayed signal from the intermediate output terminal 20 are switched and taken out for each field. Similarly, the switch 29 receives the signal taken out by the switch 26 and the intermediate output terminal 28.
The 0.5H delay signal from the 0.5H delay signal is switched and extracted for each field.

従つて、スイツチ22,29からは(出力端子
23,24からは)、R−Y信号及びR−Y信号
の両信号が同時に含まれるフレーム信号を得るこ
とができる。
Therefore, from the switches 22 and 29 (from the output terminals 23 and 24), a frame signal containing both the RY signal and the RY signal can be obtained at the same time.

尚、実施例では遅延素子としてCCD遅延素子
を用いたが、これに限られることなくBBD遅延
素子等の中間端子を有する各種の遅延素子を適用
し得ることは述べるまでもない。
Although a CCD delay element is used as a delay element in the embodiment, it goes without saying that the present invention is not limited to this, and that various delay elements having an intermediate terminal such as a BBD delay element can be applied.

〔本考案の効果〕[Effects of this invention]

以上説明したように、従来では色差信号を1H
毎に同時化するための回路で1HDLの素子が1
個、フイールド信号をフレーム信号に変換する回
路で、0.5HDLの素子が2個、合計で3個必要と
していたものが、本考案に係る回路によれば、2
個の遅延素子を使用して両者の機能を有する回路
が実現できる。
As explained above, in the past, color difference signals were
1HDL element is 1 in the circuit for synchronizing each
A circuit that converts a field signal into a frame signal, which previously required two 0.5HDL elements, three in total, now has two elements, according to the present invention.
A circuit having both functions can be realized using two delay elements.

従つて、本考案によれば、高価な遅延素子を少
なくでき、原価低減が可能なうえ、消費電力を低
減できる。よつて小型化が可能であり、特にポー
タブル型の映像信号再生装置の場合に多大の効果
がある。
Therefore, according to the present invention, the number of expensive delay elements can be reduced, the cost can be reduced, and power consumption can be reduced. Therefore, miniaturization is possible, which is particularly effective in the case of a portable video signal reproducing device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の色差信号を1H毎に同時化する
ための回路の構成ブロツク図、第2図は従来のフ
イールド信号をフレーム信号に変換する回路の構
成ブロツク図、第3図は本考案において用いられ
る中間出力端子を有するCCD遅延素子の構成ブ
ロツク図、第4図は本考案に係る回路の一例を示
す構成ブロツク図である。 19……入力端子、21,27……CCD遅延
素子、20,28……中間出力端子、22,2
5,26,29……スイツチ、23,24……出
力端子、30……駆動回路。
Fig. 1 is a block diagram of a conventional circuit for synchronizing color difference signals every 1H, Fig. 2 is a block diagram of a conventional circuit for converting field signals into frame signals, and Fig. 3 is a block diagram of a conventional circuit for converting a field signal into a frame signal. FIG. 4 is a block diagram showing an example of a circuit according to the present invention. 19...Input terminal, 21,27...CCD delay element, 20,28...Intermediate output terminal, 22,2
5, 26, 29... switch, 23, 24... output terminal, 30... drive circuit.

Claims (1)

【実用新案登録請求の範囲】 記録媒体から出力されるラインシーケンシヤル
の色差信号を含む映像信号を入力する入力端子を
備え、前記ラインシーケンシヤルな色差信号を
1H毎に同時に一対の出力端子に出力させる機能
と、フイールド信号をフレーム信号に変換する機
能とを有する映像信号再生装置であつて、 中間出力端子を備える2個の1H遅延素子と、
一対のスイツチング素子よりなる第1のスイツチ
手段及び第2のスイツチ手段とを設け、 前記第1のスイツチ手段によつてその一方のス
イツチング素子が前記2個の1H遅延素子中の一
方の出力端子に接続されるとき他方のスイツチン
グ素子が前記入力端子に接続され、前記他方のス
イツチング素子が前記2個の1H遅延素子中の他
方の出力端子に接続されるとき前記一方のスイツ
チング素子が前記入力端子に接続されるように
し、 前記第1のスイツチ手段より得られる一対の信
号をそれぞれ分岐して前記2個の1H遅延素子に
それぞれ入力すると共にそれぞれの中間端子から
一対の0.5H遅延信号をとり出すようにし、 前記第2のスイツチ手段により前記第1のスイ
ツチ手段より得られる一対の信号と前記2個の
1H遅延素子の中間端子より得られる一対の0.5H
遅延信号とをフイールド毎に切換える如く構成し
たことを特徴とする映像信号再生装置。
[Claims for Utility Model Registration] An input terminal for inputting a video signal including a line sequential color difference signal outputted from a recording medium,
A video signal reproducing device having a function of simultaneously outputting to a pair of output terminals every 1H and a function of converting a field signal into a frame signal, comprising two 1H delay elements each having an intermediate output terminal;
A first switching means and a second switching means each consisting of a pair of switching elements are provided, and the first switching means causes one of the switching elements to be connected to one output terminal of the two 1H delay elements. When connected, the other switching element is connected to the input terminal, and when the other switching element is connected to the output terminal of the other of the two 1H delay elements, the one switching element is connected to the input terminal. The pair of signals obtained from the first switching means are branched and input to the two 1H delay elements, respectively, and a pair of 0.5H delay signals are taken out from the respective intermediate terminals. the pair of signals obtained from the first switch means and the two signals obtained by the second switch means;
A pair of 0.5H obtained from the intermediate terminal of a 1H delay element
1. A video signal reproducing device characterized in that it is configured to switch between delayed signals and delayed signals for each field.
JP465283U 1983-01-19 1983-01-19 Video signal reproducing device Granted JPS59111377U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP465283U JPS59111377U (en) 1983-01-19 1983-01-19 Video signal reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP465283U JPS59111377U (en) 1983-01-19 1983-01-19 Video signal reproducing device

Publications (2)

Publication Number Publication Date
JPS59111377U JPS59111377U (en) 1984-07-27
JPH03793Y2 true JPH03793Y2 (en) 1991-01-11

Family

ID=30136247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP465283U Granted JPS59111377U (en) 1983-01-19 1983-01-19 Video signal reproducing device

Country Status (1)

Country Link
JP (1) JPS59111377U (en)

Also Published As

Publication number Publication date
JPS59111377U (en) 1984-07-27

Similar Documents

Publication Publication Date Title
JPS5535536A (en) Solid color image pickup device
JPH03793Y2 (en)
EP0364967A3 (en) Luminance/chrominance signal separation circuit for pal color television signal
JP3018399B2 (en) Still image processing circuit of MUSE decoder
JP2715163B2 (en) Imaging device
SU1601779A1 (en) Device for converting standards
JPH0753343Y2 (en) Comb type filter for NTSC 4.43
JPH0164274U (en)
JPS57111192A (en) Television image pickup system
JPH01137686U (en)
JP2607705B2 (en) YC separation circuit
JPS62165497A (en) color demodulation circuit
JPS61161081A (en) Method for driving solid-state image pickup device
JPH06181578A (en) 1 horizontal period delay circuit
JPS6372986U (en)
JPH0777452B2 (en) Time axis compression circuit
JPS61184078A (en) Color encoder circuit
JPS60160680U (en) comb filter
JPS6122519B2 (en)
JPS63133782A (en) Solid-state image pickup device
JPS58584U (en) Color signal processing circuit of color television receiver
JPH04273692A (en) Time axis compressing circuit for dot sequential signal
JPH0434084U (en)
JPH02202291A (en) Transmitting device for color picture signal
JPS6361892U (en)