JPS6216549B2 - - Google Patents

Info

Publication number
JPS6216549B2
JPS6216549B2 JP53020461A JP2046178A JPS6216549B2 JP S6216549 B2 JPS6216549 B2 JP S6216549B2 JP 53020461 A JP53020461 A JP 53020461A JP 2046178 A JP2046178 A JP 2046178A JP S6216549 B2 JPS6216549 B2 JP S6216549B2
Authority
JP
Japan
Prior art keywords
plating
precious metal
lead frame
strike
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53020461A
Other languages
English (en)
Other versions
JPS54113255A (en
Inventor
Kyoetsu Fukui
Shinichi Miki
Minoru Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Yamagata Ltd
Original Assignee
Nippon Electric Co Ltd
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd, NEC Yamagata Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2046178A priority Critical patent/JPS54113255A/ja
Publication of JPS54113255A publication Critical patent/JPS54113255A/ja
Publication of JPS6216549B2 publication Critical patent/JPS6216549B2/ja
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は部分的に貴金属めつきが施されたリー
ドフレームを用いて製造された半導体装置に関
し、特に半導体装置用リードフレームの部分めつ
きに於いて、特にマスキングなしで、部分的に銀
めつき又は、金めつき等を施すめつき方法に関す
る。
半導体装置用リードフレームは、一般に比較的
低廉な鉄や銅又は、それらの合金等を素材とし
て、これを所定の寸法形状にプレス又は、エツチ
ング法等により成形し、これに素子の接着性や、
電極リードの金属細線のボンデイング性を良好な
らしめる為、所定めつき膜厚の銀、あるいは金
等、高価な貴金属のめつき膜を形成している。
従来、この銀又は、金等のめつき膜は、リード
成形されたリードフレーム基体の表面全体をめつ
き被覆していた為、リードフレームの価格はどう
しても高価にならざるを得なかつた。
現在、リードフレームの価格を大巾に低減する
方法として銀あるいは金等のめつき所要量を極力
減少させる部分めつき法が採用されつつある。す
なわちリードフレームのうち素子の接着部分や、
リード線のボンデイング部分等、機能的に必要な
箇所にのみ、銀あるいは金等のめつき膜を形成す
ることにより銀あるいは金等の所要量を減少させ
る部分めつき法の採用である。
従来、部分めつき方法の一つとして、リードフ
レームのめつきの必要でない箇所を液状樹脂ある
いは、樹脂テープで被覆し、然る後リードフレー
ム全体をめつき浴中に浸漬し、めつきを行なつた
後、マスキングを剥離する方法がある。この様な
部分めつき方式は、コイル状リードフレームの連
続めつきで行なわれることが多い。バツチ式の部
分めつき方法としては、リードフレームの一部を
ゴム等により機械的に被覆し、被覆されていない
箇所にめつき液を噴き上げ等の方法により接触さ
せる方法がある。
これらのめつき方式では、確かにめつき材料費
の節約にはなるが、マスキングの材料費や装置の
面で高価なものになる欠点がある。この様な欠点
に加えて、リードフレームの素材が鉄を主成分と
したものである場合、さびを防ぐ目的から、銀め
つきの前に、全面に銅あるいはニツケルめつきを
施す必要があり、然る後、上記のような部分めつ
き方式を行なつた場合、工数面でも多大の費用を
要することになる。
本発明は、鉄を主成分とする素材のリードフレ
ームに、さび等の不具合を生じさせることなく、
且つ、マスキングもなしに安価な方法で部分銀め
つき又は、部分金めつき等を行なう方法を提供す
ることにある。
次に、部分銀めつきの実施例を図面を用いて詳
細に説明する。
第1図は、一般的に半導体装置に用いられるリ
ードフレームの一例である。三本一組となつたリ
ード11,12,13はその先端部は帯状帯14
で固定され他の先端は枠板10に連絡せしめられ
ている。7は素子のマウント及び細線のボンデイ
ングに必要な箇所であり、例えば、銀あるいは金
等の貴金属めつきが必要な範囲を示す。8は、半
導体製品としてプリント基板などに半田付される
箇所であり、一般に、予備半田が施される範囲で
ある。
次に、第1図の箇所7の範囲にのみ、所定の厚
さの銀めつきを施すめつき方法の実施例につい
て、第2図、第3図を用い説明する。ここで、第
2図、第3図のリードフレームは、第1図のA―
A′断面にて表わしてある。
第2図は、第1図に示す構造をした鉄を主成分
としたリードフレーム素材1に予め銅めつき2を
厚さ0.5μ以上施行したものの表面に、ストライ
ク銀めつき3をめつき浴の表面4の位置まで行な
うことを示したものである。
第3図は、ストライク銀めつきの後、本銀めつ
き5をめつき浴の表面6の位置まで施行すること
を示す。ここで表面4と6の間は、数mm以上の距
離があるのが望ましい。
この理由を以下に述べる。
即ち、ストライク銀めつき浴の表面4の位置に
於いては、めつき液が表面張力によりリード線周
囲にはい上る。そしてこの部分は初期的には、銀
めつきがされても銀イオンの供給が悪い為、表面
が腐食され易い状態にあり、特に、銅や鉄は腐食
され易い。従つて、前記表面4の位置でも本銀め
つきを行なう等、長時間めつき浴に浸漬するのは
好ましくなく腐食を最小限に抑える為には、スト
ライク銀めつき程度の浸漬時間にとどめておく必
要がある。ここで、銅めつき層2の厚さは、0.5
μ以上を必要とし、表面は緻密な方が望ましく、
この為には、いわゆるPR法等の採用が適してい
る。
次に、本銀めつきを行なう際には、リードフレ
ームを数mm、一例では、5〜10mm位引き上げてや
れば、本銀めつき液表面6の位置に於いては、ス
トライク銀層3があり、銀表面は、めつき液のは
い上りによる腐食を受け難い為、安定である。こ
こで腐食を受けない為のストライク銀層3の厚さ
は、0.2μ以上を必要とする。
かようにしてめつきされたリードフレームは、
銀めつき層5の表面に素子及び細線のボンデイン
グが可能であり、銀めつき層5を除く表面部分は
銅めつき層2及びストライク銀めつき層3がある
為、溶融半田による被覆が可能であり、リードフ
レーム全面に銀めつき層を設けた場合と特性上何
ら遜色がない。これに加えて、マスキングも不必
要な為、加工工数も増えることなくめつきが可能
であり、大巾な銀めつき材料費の低減が可能であ
る。
【図面の簡単な説明】
第1図は、一般的なリードフレーム形状を示す
平面図、第2図は、ストライク銀めつき中のリー
ドフレームの断面図、第3図は、本銀めつき中の
リードフレームの断面図を示す。 1……リードフレーム素材、2……銀めつき
層、3……ストライク銀めつき層、5……本銀め
つき層、10……枠板、11,12,13……リ
ード。

Claims (1)

    【特許請求の範囲】
  1. 1 所定部をめつき浴に浸漬し、電解めつきを行
    ない、その他の箇所はめつき浴液面の外部に出し
    てめつき層を設けない部分貴金属めつき方法に於
    いて、前記リードフレームの所要部にストライク
    貴金属めつきを行い、次いで該ストライク貴金属
    めつきの必要とする箇所に本貴金属めつきを行う
    に際し、前記ストライク貴金属めつきは前記必要
    とする箇所よりやや深くめつき浴中に浸漬してめ
    つきし、前記本貴金属めつきは前記ストライク貴
    金属めつき時よりも浅く前記リードフレームを前
    記めつき浴中に浸漬してめつきし、もつて前記必
    要とする箇所に所定の厚さを有するように段差を
    設けて貴金属をめつきすることを特徴とした半導
    体装置用リードフレームの部分めつき方法。
JP2046178A 1978-02-23 1978-02-23 Partial plating method of lead frame for semiconductor device Granted JPS54113255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2046178A JPS54113255A (en) 1978-02-23 1978-02-23 Partial plating method of lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2046178A JPS54113255A (en) 1978-02-23 1978-02-23 Partial plating method of lead frame for semiconductor device

Publications (2)

Publication Number Publication Date
JPS54113255A JPS54113255A (en) 1979-09-04
JPS6216549B2 true JPS6216549B2 (ja) 1987-04-13

Family

ID=12027710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2046178A Granted JPS54113255A (en) 1978-02-23 1978-02-23 Partial plating method of lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JPS54113255A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0425691A4 (en) * 1989-05-01 1993-03-31 Sumitomo Electric Industries, Ltd. Lead frame for semiconductor devices

Also Published As

Publication number Publication date
JPS54113255A (en) 1979-09-04

Similar Documents

Publication Publication Date Title
US20020153596A1 (en) Lead frame and semiconductor package formed using it
US3885304A (en) Electric circuit arrangement and method of making the same
US4867839A (en) Process for forming a circuit substrate
KR100275381B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임도금방법
JPH10321438A (ja) 表面実装型インダクタ及びその製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP7481865B2 (ja) 半導体装置用基板、および半導体装置
JPS634945B2 (ja)
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
US20240170291A1 (en) Pre-mold substrate and method for manufacturing the pre-mold substrate
KR0183646B1 (ko) 반도체 리드 프레임의 도금 방법
JPH0846113A (ja) 部分メッキされた半導体用リードフレームの形成方法
JPS62154658A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS59108335A (ja) 半導体装置の製造方法
JPH07231060A (ja) 電子部品およびその製造方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JP2606332B2 (ja) 半導体装置の製造方法
JPS6030105B2 (ja) 表面処理方法
JPS60100695A (ja) 樹脂封止半導体装置の製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH02281749A (ja) リードフレームの製造方法
JPH05251607A (ja) 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法
JPH09213862A (ja) リードフレームの部分めっき方法
JPS5722647A (en) Mold for preparing popsicle
JPH08139252A (ja) 半導体装置の製造方法およびそれに用いるリードフレーム