JPS6216565A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は固体撮像素子に関する。

〔従来の技術〕

従来、ビデオカメラ、電子スチルカメラ用固体撮像素子
として、ＣＣＤ型、ＭＯ８型固体撮像素子が実用化され
ている。これらは走査回路にＣＣＤあるいはＭＯＳトラ
ンジスタを用いているが、光電変換部に蓄積した光電荷
を直接信号出力として取出すことには変わりない。

一方、半導体製゛造装置の進歩により、現在では１μｍ
のパターン寸法、０．２〜０．３μ−の合わせ精度が比
較的容易に得られるようになり、微細化素子製作に対す
る技術的な見通しが明るくなりつつある。また、固体撮
像素子に対する高品位化の要求も強く、微細化セルで構
成される高集積化固体撮像素子の実現が強く望まれてい
る。このような状況で、素子の微細化の傾向は技術的、
需要の面から促進されると思われる。

しかし、先に述べたように光電荷を直接信号として読み
出す現在のＣＣＤ型、ＭＯ８型方式では、受光セルの微
細化を行うと、光電変換領域の面積縮少により信号電荷
量が減少しＳ／Ｎ劣化の問題が生じる。

これを解決するものとして、受光素子自身に増幅機能を
持つ能動固体撮像素子であるＳＩＴイメージセンサが提
案されている。

ＳＩＴイメージセンサは、光電荷を−Ｈゲート要領に蓄
積し、これによるゲート電位の変化によりソースからチ
ャネルへの電荷の注入が行なわれるため、光電荷量に対
応した大きな出力電流を得ることができる。

かかるＳＩＴイメージセンサには、ソース・ドレインを
半導体基板の深さ方向に配置し、電流を基板に垂直に流
す縦型ＳＩＴを用いるものと、ソース・ドレインを基板
表面に並置し電流を基板表面と平行に流す横型ＳＩＴを
用いるものとがある。

この中で、横型ＳＩＴイメージセンサは容易に非破壊読
出しができるので、測光、演算等の種々の応用が考えら
れている。

以下に、横型ＳＩＴの構造と動作について説明する。

第８図ＡおよびＢは横型ＳＩＴの平面形状および断面構
造をそれぞれ示すものである。アクセプタ濃度ＮＡ　〜
１　ｘ１０’　２　（５−３のＰ型高抵抗基板１上に、
ドナー濃度ＮＤ〜１ｘ１０’　３ＣＩ−３のＮ型高抵抗
エピタキシャル層２を形成し、ここに０＋拡散層を同心
円状に配置して、中央のｎ中層３をソース、外側のｎ＋
ｌｌ１４をドレインとし、それぞれのｎ中瓶散層からｎ
＋ポリシリコンを用いてソース電極５およびドレイン電
極６を取り出している。ｎ＋ソース３とｎ＋ドレイン４
との間には、Ｐ＋ポリシリコン電極７、酸化ｌ１８、ｎ
−エピタキシャル層２から成るＭＯＳゲートが形成され
、光電荷はこのＭＯＳゲート直下のｎ−エピタキシャル
層２の表面に蓄積される。なお、９はソースコンタクト
ホール、１０はドレインコクタクトホールである。

第９図ＡおよびＢは横型ＳＩＴの受光素子としての動作
を模式的に示したものである。第９図Ａは第８図Ｂの左
側のソース・ドレイン間（矢印で示した）の構造図で、
１１は基板１とコンタクトをとるのためのｐ中瓶散層で
ある。第９図Ｂは、動作における横型ＳＩＴのエネルギ
分布を、ｎ−エピタキシャル層２の表面および深さ方向
について表わしたもので、Ｚ軸は電子のエネルギーを示
している。ソース端子１２は負荷抵抗を介して接地され
、ドレイン端子１３は０．数Ｖ〜数Ｖの正電位に固定さ
れ、基板端子１４は０．数Ｖ〜数Ｖの負電位に固定され
る。ゲート電極７は、光電荷蓄積時に負電位にバイアス
されてｎ−エピタキシャル層２の表面に反転層が形成さ
れるまでの間ｎ−エピタキシャル層２０内部に渡って電
子のエネルギーを引き上げる。この状態では、ソース領
域３の電子は深さ方向には逆バイアスされたＤｎ接合に
よる電位障壁、周囲はゲート電位によって形成された電
位障壁で取り囲まれているため、ソース３からドレイン
４への電子の流れはない。この時のゲート部分の深さ方
向のエネルギーダイヤグラムは第１０図Ａに示すように
なり、ｎ−エピタキシャル層２には基板電位とゲート電
位によりＵ字型のポテンシャル分布２１ができる。この
Ｕ字型ポテンシャルの底部２２にあたる深さで、表面と
平行にソース３からドレイン４までのポテンシャル分布
を描くと第１０図Ｂのようになる。このように、横型Ｓ
ＩＴのソース・ゲート・ドレイン領域のポテンシャル分
布形状は鞍型となり、ソースからゲートを見た時の電位
障壁の高さはＵ字型ポテンシャル分布２１の底２２にな
る。これを真性ゲート電位と呼び、第９図Ｂおよび第１
０図Ｂにｖｇ　　で示す。

横型ＳＩＴに光が入射すると、Ｕ字型ポテンシャルの底
２２より深部での光吸収によって励起された電子−正孔
対のうち電子（ｅ）２４はポテンシャルの低いソース３
あるいはドレイン４へ逃げ、正孔（ｈ）は基板１へ逃げ
るので、いずれも光電荷信号にはならない。これに対し
、Ｕ字型ポテンシャルの底２２より浅い部分で吸収され
た光による電子−正孔対のうち、電子２４はソース３あ
るいはドレイン４へ逃げるが、正孔２５はゲート直下の
ポテンシャル井戸２６に集まり、光電荷信号として蓄積
される。また、第１０図Ｂのソース・ゲート閤空乏＠２
７、ドレイン・ゲート間空乏層２８で光励起した正孔２
５も、ゲート直下のポテンシャル井戸２Ｂに光電荷信号
として蓄積される。

このようにしてゲート直下２６に蓄積した正孔２５は、
ゲート電極７からｎ−エピタキシャルｌ！ｉ２に侵入す
る電気力線を遮蔽して鞍型ポテンシャルの底２２を引き
下げるため、ソース３からドレイン４側を見た時の電位
障壁の高さｖｇ　　は低くなる。

第９図Ｂのエネルギーダイヤグラムに示すように、横型
ＳＩＴのドレイン４−ソース３間には正の電圧ｖＤＳ　
　が、基板１−ソース３間には負の電圧ＶＢｕｂ　−Ｂ
が加えである。ここで、ゲート電圧Ｖｇは、光入射がな
いとき、シリコン表面の伝導帯端を光電荷蓄積時に位置
１５（価電子帯端は位＠１５’　）まで引上げ、読出し
時には位置１７（価電子帯端は位［１７’　）まで引下
げるようにする。このような蓄積、読出し動作において
、光入射があると前述のようにゲート直下２６に正孔が
蓄積されることにより、シリコン伝導帯端は位１１１６
（価電子帯端は位置１６″　）まで下がり、読出し時に
は−１８（価電子帯端は位置１８′）まで下がる。この
ように、読出し時にソース３−ドレイン４間に存在する
電位ネ 障壁の高さＶ　　　（２３）は、光入射によって暗時よ
り低くなるため、ソース３からドレイン４へ向かつて電
子の注入が起こり易くなる。この電子性大量すなわち横
型ＳＩＴの光出力電流は、ゲート直下２６に蓄積された
正孔数に比べて数桁大きなものになる。

光入射によってゲート直下２６に蓄積された正孔２５は
、読出し中でも保存され、熱的に励起される正孔数が光
励起された正孔数に比べ十分少ない比較的熱的短時間内
では、複数回読出しく非破壊読出し）が可能である。

〔発明が解決しようとする問題点〕

しかしながら、上述した横型ＳＩＴイメージセンサにあ
っては、感度領域がゲート領域のみで、しかも第１０図
ＡおよびＢで説明したようにＵ字型ポテンシャル分布２
１の底部２２よりも浅い領域に限られる。このため、開
口率が小さく、また光電荷発生に寄与する有効体積が小
さいという問題がある。

第１１図Ａはこのことを示す横型ＳＩＴの光感度分布の
測定結果を示すもので、第１１図Ｂに横型ＳＩＴの構造
を対応して示すようにゲート領域だけが感度領域になっ
ていることがわかる。

この発明は、このような従来の問題点に着目してなされ
たもので、開口率を大きくして光電荷を有効に捕集し得
るよう適切に構成した固体撮像素子を提供することを目
的とする。

〔問題点を解決するための手段および作用〕上記目的を
達成するため、この発明では横型ＳＩＴ上に光導電膜を
有する光電変換部を積層して、この光電変換部で生゛成
した光電荷を転送ゲート、ショットキｌｌＩ壁あるいは
極く薄い絶縁膜を有する転送部を介してＳ■Ｔのゲート
下に転送し、読出しは該ゲートに読出しパルスを加える
ことによって光電荷による真性ゲート電位変化に対応し
たソースからドレインへの注入電流を検出することによ
って行う。

〔実施例〕

第１図ＡおよびＢはこの発明の第１実施例を示す断面図
および平面図である。この固体撮像素子は、横型ＳＩＴ
より成る電荷蓄積・読出し部３１上に転送部により電気
的に分離して充電変換部３２を積層して成る。電荷蓄積
・読出し部３１において、Ｎ型高抵抗基板３３上にはｐ
型窩抵抗エピタキシャル層３４を設け、このｐ−エピタ
キシャル層３４にｐ型拡散層によってＳＩＴのソース３
５およびドレイン３６を形成すると共に、Ｎ型拡散層に
よって転送部を構成する光電荷（電子）の蓄積層３７を
形成する。また、このｐ−■ビタキシャル層３４上には
絶縁膜３８を介して光電荷蓄積層３７を取囲んで転送部
を構成する転送ゲート３９を形成すると共に、この転送
ゲート３９とソース３５を取囲んでＳＩＴの読出しゲー
ト４０を形成する。これら転送ゲート３９および読出し
ゲート４０はＭＯ８ｌｔ極構造で、各ゲート電極はポリ
シリコンや高融点金属で形成し、これら電極と対向する
ρ−エピタキシャル層３４の表面は電子が蓄積し易いよ
うにイオン打込み層４１を形成してわずかにｎ型にする
。また、これら転送ゲート３９と読出しゲート４０との
間には、わずかにすき間をあけるか、絶縁膜を挾んで両
ゲート電極を一部重ね合せてもよい。なお、４２はソー
ス電極、４３はドレイン電極、４４はソースコクタクト
ホール、４５はトレインコンタクトホール、４６はアイ
ソレイション、４７はロー基板３３からコンタクトをと
るためのｎ中瓶散層、４８はｎ−基板３３からコンタク
トをとるための金属を示す。

また、光電変換部３２には光導電膜５０、透明電極５１
および捕集電極５２を設け、光導電膜５０で発生した光
電荷を捕集電極５２で捕集し、これを転送部を介してＳ
ＩＴの読出しゲート下に転送し得るよう構成する。捕集
電極５２は金属膜で形成し、光導電膜５０内で発生する
光電荷を捕集すると同時に、電荷蓄積・読出し部３１に
対する光遮光膜として作用させる。したがって、セル面
積は捕集電極５２の面積となる。この捕１！電極５２の
外周を第１図Ｂに一点鎖線５２′で示す。

なお、捕集電極５２と光電荷蓄積層３７との接触はオー
ミックとし、捕集電極５２と光導電膜５０並びに透明電
極５１と光導電膜５０との接触は、電極側から光導電膜
５０へ電子の注入が起こらないようにショットキ接触と
するか、電極と光導＠ｇｓｏとの間にブロッキング層を
設ける。

次に、第２図Ａ−Ｇを参照してこの実施例の動作を説明
する。第２図Ａは光電荷蓄積時の光電荷蓄積層３７、転
送ゲート３９、読出しゲート４０のシリコン表面の電位
分布を示している（電子のエネルギーを上方向にとって
いる）。光電荷蓄積層３７の電位は、その直前の電荷転
送時に正にバイアスされ、読出しゲート４０のシリコン
表面は横型ＳＩＴのソース３５、ドレイン３６間の導通
を阻止するため、通常光電荷蓄積層３７より正にバイア
スされる。光導電ｉ！５０の表面の透明電極５１は、負
にバイアスされ、光導電膜５０はほぼ全体に渡って空乏
化している。

光入射があると、捕集電極５２が光遮光膜としても働く
ため、シリコン基板側へは光が達っせず、光吸収はもっ
ばら光導電膜５０内で行われる。空乏化した光導電膜５
０内で発生した電子−正孔対のうち、正孔は透明電極５
１へ逃げ去り、電子は基板側へ引かれ光電荷蓄積Ｍ３７
に蓄えられる。この様子を第２図Ｂに示すが、この時転
送ゲート３９にはＯＶか負電圧を加えて表面チャネルを
オフにしておく。

次に、転送ゲート３９に正の電圧を加え、光電荷蓄積層
３１に蓄えられた電子６１を第２図Ｃに示すように読出
しゲート４０の直下へ移動させる。この電荷移動が終了
（第２図Ｄ）した後、転送ゲート３９をオフ（第２図Ｅ
）にしてから第２図Ｆに示すように読出しゲート４０に
光電荷蓄積時より低い正の電圧を加えて読出しを行う。

この読出し時に、読出しゲート４０の直下に光電荷であ
る電子６１があると、ゲート電極の正電荷からのびる電
気力線の一部が電子６１で終端されるためにシリコン基
板内部まで到達しない。このため、読出しゲート４０下
のシリコンの電位は光電荷（電子）がある場合の方が光
電荷のない場合に比べて低くなる。したがつて、横型Ｓ
ＩＴの電荷注入量を決める電位障壁の高さは、光電荷に
よって引下げられたことになる。

読出し後、読出しゲート４０に負電圧を加え蓄積された
電荷６１を基板側へ放出してリセットする。

このように、横型ＳＩＴ光センサを積層型にすることで
、開口率を高くすることができる。

他に、光電変換部３２が転送部を介して電荷蓄積読出し
部３１と分離していることからシャッタ機能を盛り込む
ことができる。

°第３図Ａ−Ｃは一定の読出し周期と光電荷蓄積時間と
の関係を示すタイムチャートである。第３図Ａは光電荷
蓄積時間を読出し周期に固定した時のタイムチャートで
、透明電極５１は常に負（Ｌ）に固定し、転送ゲートに
正（Ｈ）の転送パルスを加えた後、読出しゲートに読出
しパルス（Ｍ）、リセットパルス＜１）を加えて一回の
読出し動作を行う。

第３図Ｂは転送ゲートおよび読出しゲートに加えるパル
スのタイミングは第３図Ａと同様であるが、光導電膜５
０を空乏化する時間を可変にすることで露光時間Ｓを決
めるものである。この場合には、透明電極５１に負電圧
（Ｌ）が加えられている間１、光導電ｌｌ５０には捕集
電極５２から透明電極５１にむかう電界が発生し、これ
により光導電膜５０内で発生した電子−正孔対のうち電
子が捕集電極５２に到達して光電荷蓄積層３７に蓄積さ
れる。その後、透明電極５１を接地あるいはわずかに正
にバイアス（Ｈ）して光導電膜５０の電界をとり除くと
、光生成した電子−正孔対は再結合して光電荷蓄積層３
１には達しない。また、いったん光電荷蓄積層３７に蓄
積された電子は、捕集電極５２と光導電膜５０との間に
形成されているバリア層あるいはショットキ障壁により
光電荷蓄積層３１から光導電１Ｉ５０に漏れ出すことは
ない。このようにして、機械的シャッタなしにシャッタ
機能を持たせることができる。

第３図Ｃは、読出し周期内に蓄積電荷をいったん放電す
ることによって、光電荷蓄積時間を変更するものである
。この場合には、透明電極５１に常に負の電圧（Ｌ）を
加えて光導電膜５０を空乏化してお（。このようにする
と、光導電膜５０内で光励起した電子は光電荷蓄積層３
７に蓄積され続けるが、読出し周期内に転送ゲートに転
送パルス１１を加え、続いて読出しゲートにリセットパ
ルス１３を加えることにより、光電荷蓄積層３１に蓄積
された電子をいったん放電させる。このようにすれば、
光電荷・蓄積時間は放電用の転送パルス７１と読出し周
期に同期する転送パルス７２との間隔（Ｓ）で決まるこ
とになるので、転送パルス７１のタイミングを任意に設
定することにより、光電荷蓄積時間Ｓを読出し周期内で
任意に変えることができる。

第１実施例によれば、上述したように、開口率を高くす
ることができると共に、シャッタ機能を盛り込むことが
できるが、他方では読出し時にＳＩＴのソース３５から
注入されて正孔の一部が光電荷蓄積層３７に到達して光
電荷蓄積層３７内に蓄積中の電子と再結合し、光電荷の
蓄積を阻害する恐れがある。この対策として、この発明
の第２実施例においては読出し時の正孔の流れが光電荷
蓄積層の下を通過しないようにする。

第４図ＡおよびＢはこの発明の第２実施例を示す断面図
および平面図であり、８１は透明電極、８２は光導電膜
、８３は捕集電極、８４は光電荷蓄積層、８５はＳＩＴ
のソース、８６はドレイン、８７は転送ゲート電極、８
８は読出しゲート電極、８９はソース電極、９０はドレ
イン電極、９１は転送ゲート鴎値調整用イオン注入層、
９２は電子蓄積のための薄いＮ型イオン注入層、９３は
酸化膜、９５はドナー濃度ＮＤ−５Ｘ１Ｇ”　〜５Ｘ１
０’　３　Ｃ１”のｎ−シリコン基板、９６はｎ中瓶散
層、９７は金属である。チャネルはｎ−シリコン基板９
５上に形成したアクセプタ濃度ＮＡ＝５Ｘ１０’　２〜
５Ｘ１０”　Ｃ１ｌ’−３のＰ−エピタキシャル層９４
内に形成されるが、読出し時にソース８５から注入され
る正孔が光電荷蓄積Ｍ８４に流入するのを防止するため
に、Ｐ−エピタキシャル成長を行う前に光電荷蓄積層層
８４側の読出しゲート９８の直下に画素分離領域１００
に接触するようにＮ型イオン注入を行ってＮ型層９９を
形成して正孔に対するｌｌｉ壁を高めておく。画素面積
は一点鎖ａ１０１で示した捕集電極８３の面積で決まる
。この実施例では、基板９５に正電圧を、ドレイン８６
に負電圧をかりた状態で、透明電極８１、転送ゲート電
極８１、読出しゲート電極８８を第３図Ａ−Ｃに示した
バイアス条件で駆動することにより、同様に作動させる
ことができる。

このように、本実施例によれば、Ｎ型層９９によって読
出し時におけるソース８５からの光電荷蓄積層８４への
正孔の流入を有効に防止できるので、光電荷蓄積層８４
に光電荷を有効に蓄積しておくととができ、したがって
非破壊読出しを繰返し有効に行うことができる。

第５図ＡおよびＢはこの発明の第３実施例を示す断面図
および平面図である。この実施例では、第１実施例にお
ける積層型横型ＳＩＴにおけて転送部をショットキ障壁
によって構成したものである。すなわち、転送ゲートの
代りに捕集電極をショットキ障壁を介してエピタキシャ
ル層と接続し、読出しゲートに加える電圧によってその
障壁の高さを変化させることによって、読出しゲート直
下へ光電荷を転送させるようにしたものである。

第５図ＡおよびＢにおいて、１１１は透明電極、１１２
は光導電膜、１１３は捕集電極で、両電極１１１および
１１３と光導電膜１１２の間にはそれぞれショットキ障
壁あるいはバリア層を設け、電極から光導電膜１１２へ
の電子の移動を防止するようにする。

１１４はＮ型高抵抗基板、１１５はＰ型高抵抗エピタキ
シャル層、１１６はＳＩＴのソース、１１７はＳＩＴの
ドレイン、１１８は読出しゲート電極、　　１１９はソ
ース電極、１２０はドレイン電極、１２１はＮ型イオン
注入層、１２２はｎ中瓶散層、１２３は金属である。捕
集電極１１３とｐ−エピタキシャル層１１５とはショッ
トキ障壁１２４を介して接触させる。一点鎖線１２５は
捕集電極１１３のへりを示しており、この領域が受光領
域になる。

次に、第６図ＡおよびＢを参照して動作を説明する。第
６図ＡおよびＢはそれぞれ第５図Ａの光電荷蓄積領域を
横切る断面Ｉ、読出しゲートを横切る断面■のバンドタ
イヤグラムで、破線は光電荷（電子）蓄積時、実線は読
出し時を示している。

透明電極１１１に負電圧を加えておくと、光入射により
発生した正孔は゛透明電極１１１へ逃げ去り、電子は捕
集電極１１３へ到達するが、捕集電極１１３とＰ−エピ
タキシャル層１１５との間にはショットキ障壁１２４が
あるので、電子は捕集電極１１３に蓄積される。１３１
はショットキ障壁、１３２は蓄積された電子を示す。蓄
積時には、読出しゲート　１１８に高い正電圧を加え（
第６図Ｂの破線）、これによる強い電界によってショッ
トキ障壁１３１の高さを下げて捕集電極１１３に蓄積し
た電子１３２を読出しゲート電極１１８直下のシリコン
表面１３３に流し込み、ここに蓄積する。また、読出し
時には読出しゲート　１１８に低い正電圧を加えること
により、ソース１１６からドレイン１１１にかけての正
孔に対する電位障壁を引き下げてソース・ドレイン間に
電流を流す。この時流れるソース電流は読出しゲート　
１１８直下に蓄積した電子の関数になる。この読出し時
には、ショットキ障壁１３１に加わる電界が弱まるので
、ショットキ障壁１３１の高さは本来の高い状態に戻る
。したがって、読出゛し電極１１８直下に移動した電子
は捕集電極１１３に逆流することはない。

この実施例によれば、転送ゲートおよび拡散層より成る
光電荷蓄積層を設ける必要がないので、第１実施例の効
果にくわえ、製造が容易になるという利点があるが、他
方では第１実施例と同様に、読出し時にソース１１６か
ら注入される正孔が捕集電極１１３に到達して光励起し
た電子１３２と再結合する可能性がある。これを防ぐた
め、この発明の第４実施例においては、第２実施例と類
似した構成により、ソースからの正孔電流が捕集電極下
のショットキ障壁の下を通過しないようにする。

第７図ＡおよびＢはこの発明の第４実施例を示す断面図
および平面図であり、１４１は透明電極、　　　′１４
２は光導電膜、１４３は捕集電極、１４４はｎ型高抵抗
基板、１４５はｐ型窩抵抗エピタキシャル層、１４６は
ソース、１４１はドレイン、１４８はソース電極、　１
４９はドレイン電極、　１５０は読出しゲート電極、１
５１はショットキ障壁、１５２は薄いＮ型イオン注入層
、１５３は酸化膜、１５４はｎ中瓶散層、１５５は金属
を示し、１５６は画素分離領域、１５７は捕集電極端を
示す。ショットキ障壁１５１、ソース１４６、画素分離
領域１５６の間の領域１５８の下には、ｎ−基板１４４
からｐ−エピタキシャル層１４５に突出したＮ型層１５
９を設け、これにより正孔に対する電位障壁を上げて、
読出し時にソース１４６から注入される正孔が全てドレ
イン１４７へ向かって流れるようにする。

このように構成することにより、第２実施例と同様の効
果を得ることができる。

なお、第３および第４実施例の構成において、ショット
キ障壁を数１０人の絶縁膜（酸化膜）に置換え、光電荷
蓄積時に読出しゲートに高い正電圧を加えてこれによる
強い電界で捕集電極の光励起電子を読出しゲート直下に
トンネル注入するよう構成することもできる。

〔発明の効果〕

以上述べたように、この発明によれば横型ＳＩＴ光セン
サの開口率の低さを、積層構造にすることによって大き
くすることができ、光電荷を有効に捕集することができ
る。また、光電変換部と電荷蓄積・読出し部とが転送ゲ
ート、ショットキ障壁、あるいは極く薄い酸化膜を有す
る転送部で電気的に分離されているので、光電変換部の
光導電膜にバイアスを加える時間を変えることで光電変
換時間（露光時間）を可変にでき、これにより機械的シ
ャッタなしにシャッタ機能を付加することができる。

【図面の簡単な説明】

第１図ＡおよびＢはこの発明の第１実施例を示す断面図
および平面図、 第２図Ａ−Ｇおよび第３図Ａ−Ｃはその動作を説明する
ための図、 第４図ＡおよびＢはこの発明の第２実施例を示す断面図
および平面図、 第５図ＡおよびＢは同じく第３実施例を示す断面図およ
び平面図、 第６図ＡおよびＢはその動作を説明するための図、 第７図ＡおよびＢはこの発明の第４実施例を示す断面図
および平面図、 第８図Ａ、Ｂ、第９図Ａ、８、第１０図Ａ、Ｂおよび第
１１図Ａ、Ｂは従来の技術を説明する図である。 ３１・・・電荷蓄積・読出し部 ３２・・・光電変換部　　　　３３・・・基板３４・・
、・エピタキシャルＭ３５・・・ソース３６・・・ドレ
イン　　　　　３７・・・光電荷蓄積層３８・・・絶縁
膜　　　　　　３９・・・転送ゲート４０・・・読出し
ゲート　　　４１・・・イオン打込み層４２・・・ソー
ス電極　　　　４３・・・ドレイン電極４４・・・ソー
スコンタクトホール ４５・・・ドレインコンタクトホール ４６・・・アイソレーション　４７・・・ｎ中瓶散層４
８・・・金属　　　　　　　５０・・・光導電膜５１・
・・透明電極　　　　　５２・・・捕集電極８１、　１
１１．　１４１・・・透明電極８２、　１１２．　１４
２・・・光導電膜８３、　１１３．　１４３・・・捕集
電極８４・・・光電荷蓄積層 ８５、　１１６．　１４６・・・ソース８６、　１１７
．　１４７・・・ドレイン８７・・・転送ゲート電極 ８８、　１１８．　１５０・・・読出しゲート電極８９
、　１１９．　１４８・・・ソース電極９０、　１２０
．　１４９・・・ドレイン電極９１、９２．　１２１．
　１５２−・・イオン注入層９３、　１５３・・・酸化
膜 ９４、　１１５．　１４５・・・エピタキシャル層９５
、　１１４．　１４４・・・基板 ９６、　１２２．　１５４・・・ｎ中瓶散層９７、　１
２３．　１５５・・・金属 ９８・・・読出しゲート ９９、　１５９・・・Ｎ型層 １００、　１５６・・・画素分離領域 １２４、　１５１・・・ショットキ障壁第１図 第４図 廣 第５図 Ａ 第６図 ｆｘ飴−ｎ’蝕り 豐己−」ユ、ユ≠晦乃 第９図 第１０図 手続補正書 昭和６０年　８月２６日 特許庁長官　　宇　　賀　　道　　部　　殿■、事件の
表示 昭和６０年特許顆第１５５０３５号 ２、発明の名称 固体撮像素子 ３、補正をする者 事件との関係　特許出願人 （０３７）　　オリンパス光学工業株式会社４、代理人 １、明細書第４頁第１０行の「要領」を「容量」に訂正
する。 ２、同第５頁第６行のｒＮＡＪを「Ｎ＾」に訂正し、同
頁第７行のｒＮＤＪを「Ｎ、」に訂正する。 ３、同第６頁第２行の「左側」を「右側」に訂正し、同
頁第１４行の「２０」を「２」に訂正する。 ４、同第１８頁第７行のｒＮＤＪをｒＮＤ　Ｊに訂正し
、 同頁第１１行のｒＮＡＪをｒＮＡ　Ｊに訂正する。 ５、図面中、「第８図Ｂ」を別紙訂正図の通りに訂正す
る。

Claims (1)

1. 【特許請求の範囲】 １、高抵抗半導体基板上に該基板とは異なる型の不純物
   を含む高抵抗エピタキシャル層を設け、このエピタキシ
   ャル層表面に該エピタキシャル層と同一型の不純物を含
   むソースおよびドレインを形成すると共に、これらソー
   スおよびドレイン間に絶縁物を介して読出しゲートを形
   成して、前記基板表面と平行にソース・ドレイン電流が
   流れるようにした静電誘導トランジスタより成る電荷蓄
   積・読出し部と、この電荷蓄積・読出し部上に積層され
   、光入射により光電荷を生成する光導電膜およびその光
   電荷を捕集するように前記光導電膜内に前記電荷蓄積・
   読出し部の大部分を覆うように設けた捕集電極を有する
   光電変換部と、この光電変換部での光電荷を前記電荷蓄
   積・読出し部の前記読出しゲート下に転送する転送部と
   を具えることを特徴とする固体撮像素子。 ２、前記転送部は、前記エピタキシャル層表面に、前記
   捕集電極とオーミック接触して形成した光電荷蓄積層と
   、この光電荷蓄積層と前記読出しゲートとの間に絶縁物
   を介して形成した転送ゲートとを具えることを特徴とす
   る特許請求の範囲第１項記載の固体撮像素子。 ３、前記転送部は、前記読出しゲートに隣接して、前記
   エピタキシャル層と前記捕集電極との間に設けたショッ
   トキ障壁を具えることを特徴とする特許請求の範囲第１
   項記載の固体撮像素子。 ４、前記転送部は、前記読出しゲートに隣接して、前記
   エピタキシャル層と前記捕集電極との間に設けた絶縁膜
   を具えることを特徴とする特許請求の範囲第１項記載の
   固体撮像素子。 ５、前記ソースと転送部との間で、前記読出しゲートと
   対向して前記基板に該基板と同型の不純物を含む埋込み
   層を形成したことを特徴とする特許請求の範囲第１、２
   、３または４項記載の固体撮像素子。