JPS6216571A - ホトサイリスタにおけるｐｎｐトランジスタの構造 - Google Patents
ホトサイリスタにおけるｐｎｐトランジスタの構造Info
- Publication number
- JPS6216571A JPS6216571A JP60157705A JP15770585A JPS6216571A JP S6216571 A JPS6216571 A JP S6216571A JP 60157705 A JP60157705 A JP 60157705A JP 15770585 A JP15770585 A JP 15770585A JP S6216571 A JPS6216571 A JP S6216571A
- Authority
- JP
- Japan
- Prior art keywords
- type
- pnp transistor
- type semiconductor
- semiconductor substrate
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、例えば電力用トライチックのオンオフ制御の
ために使用される点弧用Ｓ Ｓ Ｒ（Ｓｏｌｉｄ−３ｔ
ａｔｅ−Ｒｅｌａｙ ）の受光側のパーティカル型のホ
トサイリスクのＰＮＰトランジスタの構造に関する。
ために使用される点弧用Ｓ Ｓ Ｒ（Ｓｏｌｉｄ−３ｔ
ａｔｅ−Ｒｅｌａｙ ）の受光側のパーティカル型のホ
トサイリスクのＰＮＰトランジスタの構造に関する。
〈従来技術〉
第２図に従来におけるパーティカル型のホトサイリスタ
の断面図を示す、１はアノード電極、２はカソード電極
、３はゲート電極である。また符号ＰはＰ型半導体層、
符号ＮはＮ型半導体層を示す。
の断面図を示す、１はアノード電極、２はカソード電極
、３はゲート電極である。また符号ＰはＰ型半導体層、
符号ＮはＮ型半導体層を示す。
このようなパーティカル型ホトサイリスタを製作するに
際して、アイソレーション拡散工程ではＮ型半導体基板
の表裏両面に不純物を高温、長時間の熱処理にて拡散を
行い、Ｐ型のアイソレーション領域Ｓｌ、３２を形成す
る。ところが従来は、Ｐ型ゲート層から８１アイソレー
シヨン領域までの最短距離１１とＰ型ゲート層から８２
アイソレーシヨン領域までの最短距離１２とが異なり、
このためＰＮＰ トランジスタに流れる電流がＮ層の最
短ｉ雌部分、すなわちＰ型ゲート層からＳｌアイソレー
ション領域への最短距離（１）部分に集中し、ＰＮＰ
トランジスタの直流電流増幅率 ′ｈｐε、保持電
流ｉ Ｈ等の電気的特性のバラツキ及び信頼性の不安定
の原因となっていた。
際して、アイソレーション拡散工程ではＮ型半導体基板
の表裏両面に不純物を高温、長時間の熱処理にて拡散を
行い、Ｐ型のアイソレーション領域Ｓｌ、３２を形成す
る。ところが従来は、Ｐ型ゲート層から８１アイソレー
シヨン領域までの最短距離１１とＰ型ゲート層から８２
アイソレーシヨン領域までの最短距離１２とが異なり、
このためＰＮＰ トランジスタに流れる電流がＮ層の最
短ｉ雌部分、すなわちＰ型ゲート層からＳｌアイソレー
ション領域への最短距離（１）部分に集中し、ＰＮＰ
トランジスタの直流電流増幅率 ′ｈｐε、保持電
流ｉ Ｈ等の電気的特性のバラツキ及び信頼性の不安定
の原因となっていた。
〈目的〉
本発明は上記従来技術の欠点を解消するホトサイリスク
におけるＰＮＰ トランジスタの構造の提供を目的とす
る。
におけるＰＮＰ トランジスタの構造の提供を目的とす
る。
〈構成〉
本発明は、バーティカルホトサイリスタのＰＮＰトラン
ジスタの構造において、Ｎ型半導体基板の表面からの不
純物拡散により形成されるＰ型アイソレーション領域と
Ｐ型ゲート層との間の最短距離と、Ｎ型半導体基板の裏
面からの不純物拡散により形成されるＰ型アイソレーシ
ョン領域と前記Ｐ型ゲート層との間の最短距離とを等し
く構成したことを特徴としている。
ジスタの構造において、Ｎ型半導体基板の表面からの不
純物拡散により形成されるＰ型アイソレーション領域と
Ｐ型ゲート層との間の最短距離と、Ｎ型半導体基板の裏
面からの不純物拡散により形成されるＰ型アイソレーシ
ョン領域と前記Ｐ型ゲート層との間の最短距離とを等し
く構成したことを特徴としている。
〈実施例〉
第１図は本発明の実施例を示すホトサイリスクの断面図
である。
である。
■はアノード電極、２はカソード電極、３はゲート電極
である。また符号ＰはＰ型半導体層、符号ＮはＮ型半導
体層を示す。本発明ではＮ型半導体基板１０の表面１０
ａから不純物拡散により形成され、るＰ型アイソレーシ
ョン領域Ｓ１とＰ型ゲート層４との間の最短距離β１と
、Ｎ型半導体基板１０の裏面ｌＯｂから不純物拡散によ
り形成されるＰ型アイソレーション領域Ｓ２と前記Ｐ型
ゲート層との間の最短距離！！２とを等しく構成してい
る。
である。また符号ＰはＰ型半導体層、符号ＮはＮ型半導
体層を示す。本発明ではＮ型半導体基板１０の表面１０
ａから不純物拡散により形成され、るＰ型アイソレーシ
ョン領域Ｓ１とＰ型ゲート層４との間の最短距離β１と
、Ｎ型半導体基板１０の裏面ｌＯｂから不純物拡散によ
り形成されるＰ型アイソレーション領域Ｓ２と前記Ｐ型
ゲート層との間の最短距離！！２とを等しく構成してい
る。
Ｎ型半導体層を通る最短距離１１と１２を等しくする手
段としては、Ｎ型半導体基板１０の表面１０ａにおける
アイソレーションのための不純物の拡散パターン幅Ｗ１
と基板１０裏面におけるアイソレーションのための不純
物の拡散パターン幅Ｗ２を異ならしめる方法をとること
ができる。すなわちアイソレーション拡散の条件に応じ
て、Ｐ型ゲート層４から遠い裏面１０ｂの拡散パターン
幅Ｗ２を表面１０ａの拡散パターン幅Ｗ１より大きくす
ることである。Ｗ２をＷｌよりどれぐらい広くするかは
、基板１０の厚さ等に応じて実験的に定めてゆ（。なお
従来は第２図に示すように幅Ｗ１とＷ２が同寸法であっ
た。
段としては、Ｎ型半導体基板１０の表面１０ａにおける
アイソレーションのための不純物の拡散パターン幅Ｗ１
と基板１０裏面におけるアイソレーションのための不純
物の拡散パターン幅Ｗ２を異ならしめる方法をとること
ができる。すなわちアイソレーション拡散の条件に応じ
て、Ｐ型ゲート層４から遠い裏面１０ｂの拡散パターン
幅Ｗ２を表面１０ａの拡散パターン幅Ｗ１より大きくす
ることである。Ｗ２をＷｌよりどれぐらい広くするかは
、基板１０の厚さ等に応じて実験的に定めてゆ（。なお
従来は第２図に示すように幅Ｗ１とＷ２が同寸法であっ
た。
〈効果〉
本発明は以上の構成よりなり、ホトサイリスクのＰＮＰ
トランジスタにおけるＮ層の最短距離を２個所におい
て同寸法に構成したので、ＰＮＰ トランジスタでの電
流集中が防止され、またＰＮＰトランジスタのＮ層の最
短距離に影響される特性である臨界オフ電圧上昇率（ｄ
ｖ／ｄｔ）を変化されることなく、ＰＮＰ トランジス
タの直流電流増幅率ｈＦＥを大きくすることが可能とな
る。また実質上、アイソレーション拡散幅を従来より大
きくとることにより、アイソレーション拡散深さとの関
係より拡散時間の短縮にもつながる。
トランジスタにおけるＮ層の最短距離を２個所におい
て同寸法に構成したので、ＰＮＰ トランジスタでの電
流集中が防止され、またＰＮＰトランジスタのＮ層の最
短距離に影響される特性である臨界オフ電圧上昇率（ｄ
ｖ／ｄｔ）を変化されることなく、ＰＮＰ トランジス
タの直流電流増幅率ｈＦＥを大きくすることが可能とな
る。また実質上、アイソレーション拡散幅を従来より大
きくとることにより、アイソレーション拡散深さとの関
係より拡散時間の短縮にもつながる。
第１図は本発明の実施例を示すホトサイリスクの断面図
、第２図は従来のホトサイリスクの断面図である。 １−アノード電極 ２−カソード電極３−・・−ゲ
ート電極 ４−Ｐ型ゲート層１０−Ｎ型半導体基
板 １０ａ・一基板表面 １０ｔｌ−・基板裏面Ｓｌ、
Ｓ２・−アイソレーション領域 ｗ、、ｗ２−−−アイソレーションのための不純物の拡
散パターン幅
、第２図は従来のホトサイリスクの断面図である。 １−アノード電極 ２−カソード電極３−・・−ゲ
ート電極 ４−Ｐ型ゲート層１０−Ｎ型半導体基
板 １０ａ・一基板表面 １０ｔｌ−・基板裏面Ｓｌ、
Ｓ２・−アイソレーション領域 ｗ、、ｗ２−−−アイソレーションのための不純物の拡
散パターン幅
Claims (1)
- バーティカルホトサイリスタのＰＮＰトランジスタの
構造において、Ｎ型半導体基板の表面からの不純物拡散
により形成されるＰ型アイソレーション領域とＰ型ゲー
ト層との間の最短距離と、Ｎ型半導体基板の裏面からの
不純物拡散により形成されるＰ型アイソレーション領域
と前記Ｐ型ゲート層との間の最短距離とを等しく構成し
たことを特徴とするホトサイリスタにおけるＰＮＰトラ
ンジスタの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157705A JPS6216571A (ja) | 1985-07-15 | 1985-07-15 | ホトサイリスタにおけるｐｎｐトランジスタの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157705A JPS6216571A (ja) | 1985-07-15 | 1985-07-15 | ホトサイリスタにおけるｐｎｐトランジスタの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216571A true JPS6216571A (ja) | 1987-01-24 |
Family
ID=15655568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60157705A Pending JPS6216571A (ja) | 1985-07-15 | 1985-07-15 | ホトサイリスタにおけるｐｎｐトランジスタの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200448907Y1 (ko) | 2010-04-08 | 2010-06-07 | 김경호 | 시추기용 하부롤러 |
-
1985
- 1985-07-15 JP JP60157705A patent/JPS6216571A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200448907Y1 (ko) | 2010-04-08 | 2010-06-07 | 김경호 | 시추기용 하부롤러 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6216571A (ja) | ホトサイリスタにおけるｐｎｐトランジスタの構造 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS62122175A (ja) | 半導体装置 | |
| TW477070B (en) | Structure of bipolar junction device and its manufacture method | |
| JPH038342A (ja) | 半導体集積回路 | |
| JPS6128224B2 (ja) | ||
| JP2000200900A (ja) | 光トリガラテラル型双方向サイリスタ及びその製造方法 | |
| JPS6223177A (ja) | 半導体装置の製造方法 | |
| JPS6031107B2 (ja) | 半導体集積回路装置 | |
| JPS62147769A (ja) | Ｇｔｏサイリスタ | |
| JPS5975662A (ja) | サイリスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0366157A (ja) | 半導体集積回路装置 | |
| JPS60116172A (ja) | 半導体装置 | |
| JPH0468791B2 (ja) | ||
| JPS583395B2 (ja) | 感温半導体素子 | |
| JPS59110165A (ja) | 半導体装置 | |
| JPH03132071A (ja) | 半導体素子 | |
| JPH0428144B2 (ja) | ||
| JPS60116170A (ja) | 半導体装置 | |
| JPS5914907B2 (ja) | 双方向負性抵抗半導体素子 | |
| JPS59211272A (ja) | 高耐圧半導体装置 | |
| JPH02244770A (ja) | 半導体装置 | |
| JPS593866B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 |