JPS62166421A - キ−スキヤン方法 - Google Patents
キ−スキヤン方法Info
- Publication number
- JPS62166421A JPS62166421A JP61009357A JP935786A JPS62166421A JP S62166421 A JPS62166421 A JP S62166421A JP 61009357 A JP61009357 A JP 61009357A JP 935786 A JP935786 A JP 935786A JP S62166421 A JPS62166421 A JP S62166421A
- Authority
- JP
- Japan
- Prior art keywords
- time
- output signal
- lines
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 230000002265 prevention Effects 0.000 claims description 3
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 244000145845 chattering Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
げ)産業上の利用分野
本発明はキーボード装置のき−スキャン方法に関するも
のである。
のである。
−】 従来の技術
従来キースキャンの技術としては特開昭56−4492
7号(Go6Fs10z)に示されている如き技術があ
る。第6図は従来技術を示し1m本の入力線とn本の出
力線間にマ) IJツクス回路を介してmXn個のオン
−オフ回路を接続した回路である。m本の入力線l!1
1〜/imとn本の出力線I!jl〜/jnがマトリッ
クス状じ配列されており、交点にスイッチ81〜smn
と逆流防止用ダイオードD1〜Dunを接続する。斯る
従来技術では、入力線711〜/imのうち最初の/
i ’11iアクセスし、111に割り当てられたスイ
ッチのオン−オフ信号を出力線/j1から/jnまで順
に取出す。次に入力線/12をアクセスして同様の処理
を行い、′この様な処理を最後の入力線/imまで行う
こメにより、全てのスイッチ81〜8mnまでのオン−
オフ情報を得る。
7号(Go6Fs10z)に示されている如き技術があ
る。第6図は従来技術を示し1m本の入力線とn本の出
力線間にマ) IJツクス回路を介してmXn個のオン
−オフ回路を接続した回路である。m本の入力線l!1
1〜/imとn本の出力線I!jl〜/jnがマトリッ
クス状じ配列されており、交点にスイッチ81〜smn
と逆流防止用ダイオードD1〜Dunを接続する。斯る
従来技術では、入力線711〜/imのうち最初の/
i ’11iアクセスし、111に割り当てられたスイ
ッチのオン−オフ信号を出力線/j1から/jnまで順
に取出す。次に入力線/12をアクセスして同様の処理
を行い、′この様な処理を最後の入力線/imまで行う
こメにより、全てのスイッチ81〜8mnまでのオン−
オフ情報を得る。
また、チャタリング、バウンズ、ノイズ等を防止するた
めに上記処理を一定時曲1tl毎に繰返して行い、スイ
ッチのオン−オフ信号が所定の判定回数の開面−である
場合、真のオン−オフ信号とする。
めに上記処理を一定時曲1tl毎に繰返して行い、スイ
ッチのオン−オフ信号が所定の判定回数の開面−である
場合、真のオン−オフ信号とする。
従来技術では出力線を入力線毎に1からnまで順次取出
し、スイッチのオン−オフの判定をスイツチ毎に1から
mnまで順次チェックして行くので、複数のキー全同時
に押した時の処理が複雑になる。
し、スイッチのオン−オフの判定をスイツチ毎に1から
mnまで順次チェックして行くので、複数のキー全同時
に押した時の処理が複雑になる。
(ハ)発明が解決しようとする曲題点
上述の如き従来のキースキャン装置では複数のキーを同
時に押した時、その検出処理が複雑になるという問題が
ある。
時に押した時、その検出処理が複雑になるという問題が
ある。
に))問題点を解決するためめ手段
本発明では入力線毎に得られた出力信号をバイト単位で
演算処理することにより、簡単に押されたキーを検出す
る。
演算処理することにより、簡単に押されたキーを検出す
る。
即ち1本発明では入力線毎に、今得られた出力信号(A
l、を時間前に得られた出力信号(Bl、21時間前に
得られた出力信号(0)を記憶する制御装置を持つ。信
号がHlghの時アグテイプとなる回路において、スイ
ッチのt時間毎の変化がオフ→オン→オンの時のみ結果
が°11となるように演算処理A−B−百を行うことI
:より、演算結果が1″となったビットに対応するキー
が押されたと判断する。
l、を時間前に得られた出力信号(Bl、21時間前に
得られた出力信号(0)を記憶する制御装置を持つ。信
号がHlghの時アグテイプとなる回路において、スイ
ッチのt時間毎の変化がオフ→オン→オンの時のみ結果
が°11となるように演算処理A−B−百を行うことI
:より、演算結果が1″となったビットに対応するキー
が押されたと判断する。
咋)作用および実施例
第1図は3本の入力線と8本の出力線間1ニマトリック
ス回路を介してろ×8個のスイッチと逆流防止用ダイオ
ードを接続した回路図である。10〜12が入力線、0
0〜07が出力線、Do〜D24がダイオード、SO〜
824がスイッチである。
ス回路を介してろ×8個のスイッチと逆流防止用ダイオ
ードを接続した回路図である。10〜12が入力線、0
0〜07が出力線、Do〜D24がダイオード、SO〜
824がスイッチである。
第2図は出力信号を記憶するレジスタである。
入力線(10)に対する今の出力信号をAO,を時間前
の出力信号をBo、2を時間前の出力信号を00に記憶
する。同様に入力線(11)(′7対してA1.B1.
01.入力線(12)に対してA25B2.02のレジ
スタを持つ。
の出力信号をBo、2を時間前の出力信号を00に記憶
する。同様に入力線(11)(′7対してA1.B1.
01.入力線(12)に対してA25B2.02のレジ
スタを持つ。
まず、入力線(10)をアクセスし、スイッチ(SO)
から87のオン−オフ信号を出力線00〜07を介して
取出す。BO→On、AO→BOに転送してから、今得
られた出力信号全1バイトのデータとしてAOに記憶す
る。次に入力線(11)(12)についても同様の処理
を行う。
から87のオン−オフ信号を出力線00〜07を介して
取出す。BO→On、AO→BOに転送してから、今得
られた出力信号全1バイトのデータとしてAOに記憶す
る。次に入力線(11)(12)についても同様の処理
を行う。
第3図は1個のスイッチの時間における変化を示してお
り、ノイズC:よる誤検出を防止するため。
り、ノイズC:よる誤検出を防止するため。
スイッチがオフ→オン→オン(■→■→■)と変化した
時のみ結果が“1・となるように演算処理を行う。信号
がHl ghの時、アグテイプとなる回路ではAO・B
O・6−0を演算すると、演算結果力“1−のビットに
対応するスイッチが押されたのがわかる。入力線(it
)(12)1mついても同様の処理を行う。
時のみ結果が“1・となるように演算処理を行う。信号
がHl ghの時、アグテイプとなる回路ではAO・B
O・6−0を演算すると、演算結果力“1−のビットに
対応するスイッチが押されたのがわかる。入力線(it
)(12)1mついても同様の処理を行う。
第4図はt時間侑のキーの走査結果を示す図であり、キ
ー1からキー3のように検出サイクル署−を時間以上の
ずれがあれば、同時に何個のキーな押しても検出可能で
ある。キー1とキー4のよう;:全く同時I:押した場
合は、第5図のよう(:演算結摩と対応するキーデータ
を2個持つテーブルを作成し、演算結果からテーブルを
検索することζ:よって、容易僅:押したキーを検出す
ることができる。なお、信号がLOWの時アクティブと
なる回路では演算式はA+B・0となる。
ー1からキー3のように検出サイクル署−を時間以上の
ずれがあれば、同時に何個のキーな押しても検出可能で
ある。キー1とキー4のよう;:全く同時I:押した場
合は、第5図のよう(:演算結摩と対応するキーデータ
を2個持つテーブルを作成し、演算結果からテーブルを
検索することζ:よって、容易僅:押したキーを検出す
ることができる。なお、信号がLOWの時アクティブと
なる回路では演算式はA+B・0となる。
ト 発明の効果
本発明によれば、出力信号から簡単な)くイト演算によ
って容易に押されたキーを検出することができる。また
、演算結果に対応するキーデータを複数個持つテーブル
を作成し、演算結果からテーブルを検索するだけで、全
く同時に複数個のキーを押しても検出することができる
。
って容易に押されたキーを検出することができる。また
、演算結果に対応するキーデータを複数個持つテーブル
を作成し、演算結果からテーブルを検索するだけで、全
く同時に複数個のキーを押しても検出することができる
。
′!J11図はマトリックス回路図、第2図は出力信号
を記憶するレジスタ、第3図は1個のスイッチをオンし
た時の時間(;おける変化を示す図、第4図はt時間毎
のキーの走査結果、@5図は演算結果に対応するキーデ
ータのテーブル、tJ46図は一般的なマトリックス回
路である。 (iQ)(it)(12)・・・入力線、(00゜01
、・・・07)・・・出力線、(so)(sl )・・
・(82B)・・・スイッチ。
を記憶するレジスタ、第3図は1個のスイッチをオンし
た時の時間(;おける変化を示す図、第4図はt時間毎
のキーの走査結果、@5図は演算結果に対応するキーデ
ータのテーブル、tJ46図は一般的なマトリックス回
路である。 (iQ)(it)(12)・・・入力線、(00゜01
、・・・07)・・・出力線、(so)(sl )・・
・(82B)・・・スイッチ。
Claims (1)
- (1)m本の入力線とn本の出力線をマトリックス状に
配列し、その交点にスイッチと逆流防止用ダイオードを
接続した回路と、該回路からの出力信号を時分割的に取
出し、演算処理を行う制御回路を具えた回路において、
時分割的に取出した出力信号の時系列に対し演算処理を
行うことにより押されたキーを検出することを特徴とす
るキースキャン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009357A JPS62166421A (ja) | 1986-01-20 | 1986-01-20 | キ−スキヤン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009357A JPS62166421A (ja) | 1986-01-20 | 1986-01-20 | キ−スキヤン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62166421A true JPS62166421A (ja) | 1987-07-22 |
Family
ID=11718216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61009357A Pending JPS62166421A (ja) | 1986-01-20 | 1986-01-20 | キ−スキヤン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166421A (ja) |
-
1986
- 1986-01-20 JP JP61009357A patent/JPS62166421A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3717871A (en) | Keyboard input device | |
| KR920003176B1 (ko) | 정렬처리장치의 제어데이타 생성장치 | |
| KR920007349A (ko) | 디지틀 펄스 처리장치 | |
| JPH07177005A (ja) | ビット・パターン検出回路およびビット・パターン検出方法 | |
| KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
| US4262358A (en) | DES Parity check system | |
| JPS62166421A (ja) | キ−スキヤン方法 | |
| US4193038A (en) | Key input apparatus | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| KR960043553A (ko) | 오류 정정 장치 | |
| KR930015431A (ko) | 중재자 | |
| US20050210089A1 (en) | Saturating shift mechanisms within data processing systems | |
| JPH03218114A (ja) | ノイズ除去回路 | |
| Alia et al. | A VLSI structure for X (mod m) operation | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JP2564881B2 (ja) | ビット列比較方式 | |
| SU1644133A1 (ru) | Устройство дл вычитани | |
| JP2655410B2 (ja) | 多重化n連一致保護回路 | |
| KR900000112B1 (ko) | 키보드의 키 입력 판독 회로 | |
| US6661256B2 (en) | Race logic circuit | |
| JP3557366B2 (ja) | 大小比較方法および装置 | |
| JPS62160529A (ja) | デ−タ処理装置 | |
| JPH04157527A (ja) | 障害検出機能付き算術演算器 | |
| US20010021143A1 (en) | Circuit, apparatus and method for generating address | |
| JPH10143661A (ja) | データ処理装置 |