JPS62169258A - 主記憶領域の共有・排他使用制御方式 - Google Patents
主記憶領域の共有・排他使用制御方式Info
- Publication number
- JPS62169258A JPS62169258A JP1239086A JP1239086A JPS62169258A JP S62169258 A JPS62169258 A JP S62169258A JP 1239086 A JP1239086 A JP 1239086A JP 1239086 A JP1239086 A JP 1239086A JP S62169258 A JPS62169258 A JP S62169258A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- main storage
- area
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の中央処理装置が、各々独立して、独自
のオペレーティングシステムのもとで動作する多重プロ
セサシステムにおいて、主記憶の領域を動的に、各中央
処理装置に割付ける主記憶領域の共有・排他使用制御方
式に関するものである。
のオペレーティングシステムのもとで動作する多重プロ
セサシステムにおいて、主記憶の領域を動的に、各中央
処理装置に割付ける主記憶領域の共有・排他使用制御方
式に関するものである。
従来、デューゾレノクスシステムにおいて、２台の中央
処理装置に対する主記憶領域の割付は方式として、境界
となるアドレスを保持する境界アドレスレノスタを設け
、この値を各中央処理装置から更新することにより、動
的に割付は領域を変更する方式があった。
処理装置に対する主記憶領域の割付は方式として、境界
となるアドレスを保持する境界アドレスレノスタを設け
、この値を各中央処理装置から更新することにより、動
的に割付は領域を変更する方式があった。
上述した従来の主記憶領域割付は方式は、境界アドレス
レノスタに設定されたアドレスを境にして、主記憶領域
を２分割してそれぞれを２台の中央処理装置に割付ける
方式であるため、中央処理装置が３台以上の多重プロセ
サシステムには適用できない。さらに、２台の中央処理
装置の間で、主記憶上で情報の授受をする場合、その情
報の格納アドレスは、境界アドレスに隣接していること
が必要であり、使用上強い制約を強いるという欠点があ
る。
レノスタに設定されたアドレスを境にして、主記憶領域
を２分割してそれぞれを２台の中央処理装置に割付ける
方式であるため、中央処理装置が３台以上の多重プロセ
サシステムには適用できない。さらに、２台の中央処理
装置の間で、主記憶上で情報の授受をする場合、その情
報の格納アドレスは、境界アドレスに隣接していること
が必要であり、使用上強い制約を強いるという欠点があ
る。
この発明は、主記憶領域を、予じめ設定された容量をも
つ複数の小領域に分割して、各小領域毎に使用権のある
中央処理装置を示す使用権テーブルを設ける。中央処理
装置からアクセス要求のあった主記憶アドレスで、前記
使用権テーブルを索引し、その中央処理装置に使用権の
ある小領域内へのアクセスであるか否かを判定する。使
用権のある小領域内へのアクセスならば、通常の主記憶
へのアクセス動作を行ない、使用権のない領域へのアク
セスならば、そのアクセス動作は抑止するとともにその
旨を中央処理装置に報告するうさらに前記使用権テーブ
ルを任意の中央処理装置から更新・参照する手段も有し
ている。
つ複数の小領域に分割して、各小領域毎に使用権のある
中央処理装置を示す使用権テーブルを設ける。中央処理
装置からアクセス要求のあった主記憶アドレスで、前記
使用権テーブルを索引し、その中央処理装置に使用権の
ある小領域内へのアクセスであるか否かを判定する。使
用権のある小領域内へのアクセスならば、通常の主記憶
へのアクセス動作を行ない、使用権のない領域へのアク
セスならば、そのアクセス動作は抑止するとともにその
旨を中央処理装置に報告するうさらに前記使用権テーブ
ルを任意の中央処理装置から更新・参照する手段も有し
ている。
次にこの発明について図面を参照して説明する。
第１図はこの発明の一実施例を示すブロック図である。
中央処理装置１．２は主記憶装置３のもつ主記憶領域の
うち、各々に割付けられた領域を使用して独立に動作す
る。中央処理装置１，２はそれぞれアクセス経路４．５
を使って主記憶装置３に対するアクセス要求を主記憶ア
ドレスとともに主記憶アクセス制御回路６．７へ送る。
うち、各々に割付けられた領域を使用して独立に動作す
る。中央処理装置１，２はそれぞれアクセス経路４．５
を使って主記憶装置３に対するアクセス要求を主記憶ア
ドレスとともに主記憶アクセス制御回路６．７へ送る。
主記憶アクセス制御回路６．７は中央処理装置１．２か
ら受けとった主記憶アドレスを使用権チェック回路８に
送り、そこで後に述べる方法でその中央処理装置に使用
を許可された領域にあるアドレスか否かのチェックを行
い、領域内であれば通常の主記憶装置３へのアクセス動
作を、領域外であれば主記憶装置３へのアクセス動作は
行わず、使用許可範囲外へのアクセス要求であることを
その中央処理装置へ通知する。
ら受けとった主記憶アドレスを使用権チェック回路８に
送り、そこで後に述べる方法でその中央処理装置に使用
を許可された領域にあるアドレスか否かのチェックを行
い、領域内であれば通常の主記憶装置３へのアクセス動
作を、領域外であれば主記憶装置３へのアクセス動作は
行わず、使用許可範囲外へのアクセス要求であることを
その中央処理装置へ通知する。
記憶回路９は主記憶装置３のもつアドレス空間を８ケの
領域に分割し、各小領域の使用権を中央処理装置１又は
２のどちらに与えるかを決定する使用権テーブルが記憶
される。
領域に分割し、各小領域の使用権を中央処理装置１又は
２のどちらに与えるかを決定する使用権テーブルが記憶
される。
第２図に使用権テーブルの一例と主記憶小領域との対応
を概念的に示す。主記憶領域のアドレス空間２０は主記
憶アドレスｏｏｏｏｏ〜ＦＦＦＦＦ（１６進表示、以下
同様）２１でとの小領域２２に分割され、これら小領域
２２は使用権のある中央処理装置を表わす番号が使用権
テーブル２３のエントリ２４に記入される。主記憶アド
レスｏｏｏｏｏ。
を概念的に示す。主記憶領域のアドレス空間２０は主記
憶アドレスｏｏｏｏｏ〜ＦＦＦＦＦ（１６進表示、以下
同様）２１でとの小領域２２に分割され、これら小領域
２２は使用権のある中央処理装置を表わす番号が使用権
テーブル２３のエントリ２４に記入される。主記憶アド
レスｏｏｏｏｏ。
〜ＯＦ’ＦＦＦＦはエントリ≠０に記入され、以下同様
に主記憶アドレス１０００００〜ＩＦＦＦＦＦの小領域
はエントリ≠１に、２０００００〜２ＦＦＦＦＦの小領
域はエン） ＩＪ≠２に、というように使用権のある中
央処理装置を表わす番号が記入されている。
に主記憶アドレス１０００００〜ＩＦＦＦＦＦの小領域
はエントリ≠１に、２０００００〜２ＦＦＦＦＦの小領
域はエン） ＩＪ≠２に、というように使用権のある中
央処理装置を表わす番号が記入されている。
使用権テーブル２３がこのような形式の場合には使用権
の有無は、アクセス要求のあった主記憶アドレスの上位
３ピントによって示される使用権テーブルのエントリの
内容によってチェックできる。すなわち、その内容がア
クセス要求を出した中央処理装置を表わす番号なら使用
を許可された領域内へのアクセス要求であり、その他の
場合には使用許可範囲外へのアクセス要求である。
の有無は、アクセス要求のあった主記憶アドレスの上位
３ピントによって示される使用権テーブルのエントリの
内容によってチェックできる。すなわち、その内容がア
クセス要求を出した中央処理装置を表わす番号なら使用
を許可された領域内へのアクセス要求であり、その他の
場合には使用許可範囲外へのアクセス要求である。
使用権テーブル２３の各エントリの内容は、使用権テー
ブル更新・読出し制御回路１１を介して中央処理装置１
及び２のどちらかからでも更新・参照が可能である。
ブル更新・読出し制御回路１１を介して中央処理装置１
及び２のどちらかからでも更新・参照が可能である。
このような構成において、中央処理装置１から２へ情報
を渡す場合について説明する。
を渡す場合について説明する。
中央処理装置１は引き渡したい情報を、自分が使用を許
されている主記憶装置のある小領域に格納する。その後
使用権テーブル２３の対応するエントリの内容を中央処
理装置２を表わす番号に更新する。これによって引き渡
し情報が格納されている小領域は中央処理装置２から使
用可能となり、引き渡し情報の取出しが可能となる。
されている主記憶装置のある小領域に格納する。その後
使用権テーブル２３の対応するエントリの内容を中央処
理装置２を表わす番号に更新する。これによって引き渡
し情報が格納されている小領域は中央処理装置２から使
用可能となり、引き渡し情報の取出しが可能となる。
次に中央処理装置ｌが故障等により動作不能状態になっ
た場合は、使用権テーブルの全エントリの内容を中央処
理装置２を表わす番号に中央処理装置２から更新するこ
とによって主記憶装置３の全領域を中央処理装置２に割
付けることができる。
た場合は、使用権テーブルの全エントリの内容を中央処
理装置２を表わす番号に中央処理装置２から更新するこ
とによって主記憶装置３の全領域を中央処理装置２に割
付けることができる。
以上の説明から中央処理装置２から１へ情報を引き渡す
場合、あるいは中央処理装置２が動作不能状態に陥った
場合についても同じ効果が得られることが容易に類推で
きる。さらに中央処理装置が３台以上ある場合にも適用
可能であることは容易に推察できる。
場合、あるいは中央処理装置２が動作不能状態に陥った
場合についても同じ効果が得られることが容易に類推で
きる。さらに中央処理装置が３台以上ある場合にも適用
可能であることは容易に推察できる。
以」二説明したように、主記憶領域を複数の小領域に分
割し、各小領域毎に使用権をもつ中央処理装置を設定す
る使用権テーブルを設け、これによって複数の中央処理
装置への主記憶領域の割付けを制御できるようにし、使
用権テーブルを任意の中央処理装置から参照・更新でき
るようにすることにより、３台以上の多重プロセサシス
テムにおいても主記憶領域の割付けを動的に変更するこ
とができ、さらに主記憶上の任意の小領域で中央処理装
置間の情報の授受が可能となる。
割し、各小領域毎に使用権をもつ中央処理装置を設定す
る使用権テーブルを設け、これによって複数の中央処理
装置への主記憶領域の割付けを制御できるようにし、使
用権テーブルを任意の中央処理装置から参照・更新でき
るようにすることにより、３台以上の多重プロセサシス
テムにおいても主記憶領域の割付けを動的に変更するこ
とができ、さらに主記憶上の任意の小領域で中央処理装
置間の情報の授受が可能となる。
第１図はこの発明の一実施例を示すブロック図。
第２図は使用権テーブルの一例と主記憶小領域の対応を
示す概念図である。 １．２・・・中央処理装置、３・・・主記憶装置、４．
５・・・中央処理装置から主記憶装置へのアクセス経路
、６．７・・・主記憶アクセス制御回路、８・・・使用
権チェック回路、９・・・使用権テーブル記憶回路、１
１・・・使用権テーブル更新・読出し制御回路、２０・
・・主記憶領域のアドレス空間、２１・・・主記憶アド
レス、２２・・・主記憶小領域、２３・・・使用権テー
ブル。 ２４・・・主記憶小領域に対応する使用権テーブルエン
トリ、対応する小領域の使用権をもつ中央処理装置を表
わす番号が記入される。
示す概念図である。 １．２・・・中央処理装置、３・・・主記憶装置、４．
５・・・中央処理装置から主記憶装置へのアクセス経路
、６．７・・・主記憶アクセス制御回路、８・・・使用
権チェック回路、９・・・使用権テーブル記憶回路、１
１・・・使用権テーブル更新・読出し制御回路、２０・
・・主記憶領域のアドレス空間、２１・・・主記憶アド
レス、２２・・・主記憶小領域、２３・・・使用権テー
ブル。 ２４・・・主記憶小領域に対応する使用権テーブルエン
トリ、対応する小領域の使用権をもつ中央処理装置を表
わす番号が記入される。
Claims (1)
- （１）複数の中央処理装置が、主記憶装置の主記憶領域
を排他的に使用して、各々独立して独自のオペレーティ
ングシステムのもとで動作する多重プロセサシステムに
おいて、 上記主記憶領域を複数の小領域に分割し、各小領域毎に
使用権のある中央処理装置を記憶しておく手段と、 中央処理装置からアクセス要求のあった主記憶アドレス
が、その中央処理装置に使用権のある小領域内であるか
を判定する手段と、 その判定結果によって、使用権のある小領域内へのアク
セスである場合は、通常のメモリアクセス動作を行ない
、使用権のない領域へのアクセスである場合は、そのア
クセス動作を禁止しその旨を中央処理装置へ報告する手
段と、 上記小領域毎の使用権のある中央処理装置の記憶を、任
意の中央処理装置から更新・参照する手段とを有する主
記憶領域の共有・排他使用制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239086A JPS62169258A (ja) | 1986-01-22 | 1986-01-22 | 主記憶領域の共有・排他使用制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239086A JPS62169258A (ja) | 1986-01-22 | 1986-01-22 | 主記憶領域の共有・排他使用制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169258A true JPS62169258A (ja) | 1987-07-25 |
Family
ID=11803940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239086A Pending JPS62169258A (ja) | 1986-01-22 | 1986-01-22 | 主記憶領域の共有・排他使用制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039769B2 (en) | 2002-05-30 | 2006-05-02 | International Business Machines Corporation | Direct addressed shared compressed memory system |
-
1986
- 1986-01-22 JP JP1239086A patent/JPS62169258A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039769B2 (en) | 2002-05-30 | 2006-05-02 | International Business Machines Corporation | Direct addressed shared compressed memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0447736B1 (en) | Multiprocessor system having distributed shared resources and dynamic and selective global data replication and method therefor | |
| JP2743608B2 (ja) | 共有レジスタ制御方式 | |
| US5247673A (en) | Multiprocessor system having distributed shared resources and dynamic global data replication | |
| US7124410B2 (en) | Distributed allocation of system hardware resources for multiprocessor systems | |
| US8024528B2 (en) | Global address space management | |
| US8001333B2 (en) | Memory management in a shared memory system | |
| US8185710B2 (en) | Hardware memory locks | |
| US20080282256A1 (en) | Apparatus for inter partition communication within a logical partitioned data processing system | |
| GB2265734A (en) | Free memory cell management system | |
| JPH08123763A (ja) | 分散処理システムにおけるメモリ割り当て方式 | |
| EP0817063A2 (en) | Encoding method for directory state in cache coherent distributed shared memory system | |
| EP0965916A2 (en) | Address resolution unit and address resolution method for a multiprocessor system | |
| US6477597B1 (en) | Lock architecture for large scale system | |
| US6148375A (en) | Hierarchical bus simple COMA architecture for shared memory multiprocessors having a bus directly interconnecting caches between nodes | |
| US5991895A (en) | System and method for multiprocessor partitioning to support high availability | |
| JPS62169258A (ja) | 主記憶領域の共有・排他使用制御方式 | |
| EP0175398A2 (en) | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses | |
| US5551007A (en) | Method for controlling multiple common memories and multiple common memory system | |
| WO1994011824A1 (en) | Multi-processor computer system | |
| EP1396790A2 (en) | Remote translation mechanism of a virtual address from a source a node in a multi-node system | |
| JP3661531B2 (ja) | マルチプロセッサシステム及びそのアドレス解決方法 | |
| JP2789657B2 (ja) | 通信システム | |
| JP2798140B2 (ja) | 仮想空間制御方式 | |
| JPS63276626A (ja) | ２次記憶装置の分割管理方式 | |
| JPH0520201A (ja) | 仮想記憶管理システム |