JPS6217249B2 - - Google Patents

Info

Publication number
JPS6217249B2
JPS6217249B2 JP17747080A JP17747080A JPS6217249B2 JP S6217249 B2 JPS6217249 B2 JP S6217249B2 JP 17747080 A JP17747080 A JP 17747080A JP 17747080 A JP17747080 A JP 17747080A JP S6217249 B2 JPS6217249 B2 JP S6217249B2
Authority
JP
Japan
Prior art keywords
command
data
processing unit
central processing
storage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17747080A
Other languages
English (en)
Other versions
JPS57100550A (en
Inventor
Hisao Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17747080A priority Critical patent/JPS57100550A/ja
Publication of JPS57100550A publication Critical patent/JPS57100550A/ja
Publication of JPS6217249B2 publication Critical patent/JPS6217249B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は中央処理装置のデータ転送能力よりも
データ転送速度の高い回転型記憶装置の入出力動
作を制御する回転型記憶制御装置に関する。
従来、中央処理装置のデータ転送能力よりもデ
ータ転送速度の高い回転型記憶装置の入出力動作
を制御する回転型記憶制御装置においては、目的
とするレコードを含むトラツク上の全レコードを
読取り、回転型記憶制御装置内の記憶回路に記憶
し、中央処理装置との入出力動作は前記記憶回路
と中央処理装置との間で実行され、回転型記憶装
置に対する書込み動作を含む入出力動作を実行し
た場合、前記記憶回路の内容を回転型記憶装置に
書込を行つていた。
従つて、小さなレコードに対する入出力動作時
にもトラツク上の全レコードの読取り、書込を行
うことが必要であり、処理能力が低下するという
欠点があつた。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、中央処理装置か
ら転送されるコマンドを記憶する第1記憶回路
と、中央処理装置から転送される出力データを記
憶する第2記憶回路と、回転型記憶装置から読取
つたデータを記憶する第3記憶回路とを備えるこ
とによつて、前記欠点を解決することを可能とし
た新規な回転型記憶装置を提供することにある。
本発明によれば、中央処理装置から転送される
コマンド列を記憶する第1記憶回路と、中央処理
装置から転送される出力データを記憶する第2記
憶回路と、回転型記憶装置から転送されたデータ
を記憶する第3記憶回路とを備え、回転型記憶装
置に対するコマンド列を実行する際、中央処理装
置から順次送られるコマンド及び出力データをそ
れぞれ前記第1記憶回路及び前記第2記憶回路に
記憶した後、前記第1記憶回路に記憶されている
コマンドに従つて回転型記憶装置を制御すると
き、前記第2記憶回路に記憶されているデータを
回転型記憶装置に転送し、また回転型記憶装置か
ら転送されたデータを前記第3記憶回路に記憶
し、コマンド列に入力データ転送型コマンドが含
まれる場合、中央処理装置にコマンド列の再実行
を要求し、前記第3記憶回路に記憶されているデ
ータを中央処理装置に転送することにより、回転
型記憶装置のデータ転送速度よりもデータ転送能
力の低い中央処理装置とのデータ転送を可能にす
ることを特徴とする回転型記憶制御装置、が与え
られる。
次に図面を参照して本発明をその良好な一実施
例について詳細に説明する。
第1図は本発明の一実施例をブロツク的に示し
た回路図である。本発明の一実施例においては1
つの入出力動作は中央処理装置1内に存在する複
数個のコマンドから構成されるコマンド列を実行
することにより達成されるものである。本発明の
一実施例の説明においては、簡単のために、次に
示すコマンド列を実行する場合について説明す
る。
SEEK …………1 SEARCH ID …………2 READ DATA …………3 SEARCH ID …………4 WRITE DATA …………5 前記コマンド列において、SEEKコマンド1は
回転型記憶装置3内の特定のシリンダ及びトラツ
クを選択するためにシリンダ及びトラツクアドレ
スを中央処理装置1より回転型記憶装置2へ転送
する出力データ転送型コマンド、SEARCH IDコ
マンド2及び4は回転型記憶装置3内の選択され
ているシリンダ及びトラツク上の特定のレコード
を検索するためにシリンダ、トラツク及びレコー
ドアドレスを中央処理装置1より回転型記憶制御
装置2に転送する出力データ転送型コマンド、
READ DATAコマンド3は検索されたレコード
のデータ部から読取つたデータを回転型記憶装置
3より中央処理装置1へ転送する入力データ転送
型コマンド及びWRITE DATAコマンド5は検
索されたレコードに書込むべきデータを中央処理
装置1から回転型記憶装置3へ転送する出力デー
タ転送型コマンドであるものとする。
また、本発明の一実施例においては、1つのト
ラツク上に複数個のレコードが存在し、各レコー
ドはシリンダ、トラツク及びレコード番号を含む
制御情報が記憶されるカウント部と、記憶すべき
データが記録されるデータ部より構成されるもの
とする。
中央処理装置1はコマンド列の実行を開始する
ことを信号線群101を通して回転型記憶制御装
置2へ通知する。回転型記憶制御装置2がコマン
ド列の実行を開始可能な状態であれば、コマンド
実行制御回路21は信号線群101を通して中央
処理装置1にコマンドの転送を要求し、中央処理
装置1から信号線群102を通して送られるコマ
ンドは第1記憶回路22に記憶される。コマンド
実行制御回路21は転送されたコマンドが出力デ
ータ転送型コマンドか否か調べ、出力データ転送
型コマンドでなければ信号線群101を通して中
央処理装置1に次のコマンドの転送を要求する。
出力データ転送型コマンドであれば、コマンド実
行制御回路21は信号線群101を通して中央処
理装置1にデータ転送を要求し、中央処理装置1
から信号線群102を通して送られるデータを第
2記憶回路23に記憶する。データ転送が終了す
ると、コマンド実行制御回路21は信号線群10
1を通して次のコマンドの転送を中央処理装置1
に要求する。上記処理を繰り返し、中央処理装置
1内の1つのコマンド列を構成する全コマンドが
転送されて第1記憶回路22に記憶され、更に出
力データ転送型コマンドに対してはコマンドに付
随するデータが第2記憶回路23に記憶される。
次に、コマンド実行制御回路21は信号線群1
04を通して第1記憶回路22からコマンド列の
最初のコマンドであるSEEKコマンド1を読出
し、信号線106を通して回転型記憶装置3にシ
リンダアドレスを送ることを通知し、信号線群1
07を通して第2記憶回路23に記憶されている
シリンダアドレスを回転型記憶装置3に転送し、
続いて同様にしてヘツドアドレスを転送する。
コマンド実行制御回路21は、信号線群106
を通して回転型記憶装置3におけるシリンダ及び
ヘツドの選択動作が終了したことを通知された
後、信号線104を通して第1記憶回路22から
次のコマンドであるSEARCH IDコマンド2を読
出し、信号線群106を通して回転型記憶装置3
にレコードのカウント部の読取りを行うよう通知
する。回転型記憶装置3より信号線群108を通
して送られるカウント部内のシリンダ、トラツク
及びレコードアドレスは、比較回路25において
信号線群107を通して第2記憶回路23から送
られるカウント、トラツク及びレコードアドレス
と比較され、比較結果は信号線105を通してコ
マンド実行制御回路21へ通知される。コマンド
実行制御回路21は比較結果が比較条件を満足し
ていなければ、同様にして次のレコードに対して
比較動作を行う。
比較条件を満足するレコードが検出されると、
コマンド実行制御回路21は信号線群104を通
して第1記憶回路22より次のコマンドである
READ DATAコマンド3を読出し、信号線10
6を通して回転型記憶装置3にレコードのカウン
ト部に続くデータ部の読取りを行うよう通知す
る。信号線群108を通して回転型記憶装置3よ
り送られるデータ部の内容は第3記憶回路24に
記憶される。
データ部の読取りが終了すると、コマンド実行
制御回路21は、信号線群104を通して第1記
憶回路22より次のコマンドであるSEARCH ID
コマンド4を読出し、先に説明したのと同様にし
て比較条件を満足するレコードを検索する。
コマンド実行制御回路21は、信号線群104
を通して第1記憶回路22より次のコマンドであ
りコマンド列の最後のコマンドであるWRITE
DATAコマンド5を読出し、信号線群106を
通して検索したレコードのカウント部に続くデー
タ部に書込みを行うよう通知すると共に、信号線
群107を通して第2記憶回路23より回転型記
憶装置3へレコードのデータ部に書込むべきデー
タを転送する。
レコードのデータ部の書込みが終了すると、コ
マンド実行制御回路21は、WRITE DATAコ
マンドがコマンド列の最後のコマンドであること
を確認し、更にコマンド列内に入力データ転送型
コマンドが含まれていることを確認した後、信号
線群101を通して中央処理装置1にコマンド列
の再実行を要求する。
中央処理装置1はコマンド列の最初のコマンド
から転送を開始し、コマンド実行制御回路21は
信号線群102を通して送られるコマンドが入力
データ転送型コマンドでなければ信号線群101
を通して中央処理装置1に次のコマンドの転送を
要求する。入力データ転送型コマンドであれば、
コマンド実行制御回路21は信号線群101を通
して中央処理装置1にデータ転送を開始すること
を通知し、信号線群103を通して第3記憶回路
24に記憶されているコマンドに対応した回転型
記憶装置3より転送されたデータを中央処理装置
1に転送する。コマンド実行制御回路21はデー
タ転送終了後、信号線群101を通して中央処理
装置1に次のコマンドの転送を要求する。以上の
処理は1つのコマンド列を構成する全コマンドに
対して実行され、最後のコマンドに対する処理が
終了すると、コマンド実行制御回路21は信号線
群101を通して中央処理装置1にコマンド列の
実行が終了したことを通知する。
本発明は以上説明した様に、中央処理装置のデ
ータ転送能力よりもデータ転送速度の高い回転型
記憶装置の入出力動作を制御する回転型記憶制御
装置の処理能力を改善する効果がある。
以上本発明をその良好な一実施例について説明
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ本願発明が限定
されるものでないことは勿論である。
【図面の簡単な説明】
第1図は本発明の一実施例をブロツク的に示し
た回路図である。 1……中央処理装置、2……回転型記憶制御装
置、3……回転型記憶装置、21……コマンド実
行制御回路、22……第1記憶回路、23……第
2記憶回路、24……第3記憶回路、25……比
較回路、101……中央処理装置1とコマンド実
行制御回路21との間で制御情報を転送するため
の信号線群、102……中央処理装置1からコマ
ンドをコマンド実行制御回路21及び第1記憶回
路22へ、又出力データを第2記憶回路23に転
送するための信号線群、103……入力データを
第3記憶回路24から中央処理装置1に転送する
ための信号線群、104……第1記憶回路22か
ら読出したコマンドをコマンド実行制御回路21
へ転送するための信号線群、105……比較回路
25における比較結果をコマンド実行制御回路2
1へ伝えるための信号線群、106……コマンド
実行制御回路21と回転型記憶装置3との間で制
御情報を転送するための信号線群、107……第
2記憶回路23に記憶されているデータを回転型
記憶装置3及び比較回路25へ転送されるための
信号線群、108……回転型記憶装置3から第3
記憶回路24及び比較回路25へ転送するための
信号線。

Claims (1)

    【特許請求の範囲】
  1. 1 中央処理装置から転送されるコマンド列を記
    憶する第1記憶回路と、前記中央処理装置から転
    送される出力データを記憶する第2記憶回路と、
    回転型記憶装置から転送されたデータを記憶する
    第3記憶回路とを備え、前記回転型記憶装置に対
    するコマンド列を実行する際に前記中央処理装置
    から順次送られるコマンド及び出力データをそれ
    ぞれ前記第1記憶回路及び前記第2記憶回路に記
    憶した後、前記第1記憶回路に記憶されているコ
    マンドに従つて前記回転型記憶装置を制御すると
    きに前記第2記憶回路に記憶されているデータを
    前記回転型記憶装置に転送し、又前記回転型記憶
    装置から転送されたデータを前記第3記憶回路に
    記憶し、コマンド列に入力データ転送型コマンド
    が含まれる場合に前記中央処理装置にコマンド列
    の再実行を要求し、前記第3記憶回路に記憶され
    ているデータを前記中央処理装置に転送すること
    により前記回転型記憶装置のデータ転送速度より
    もデータ転送能力の低い前記中央処理装置とのデ
    ータ転送を可能にすることを特徴とする回転型記
    憶制御装置。
JP17747080A 1980-12-16 1980-12-16 Rotary storage controller Granted JPS57100550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17747080A JPS57100550A (en) 1980-12-16 1980-12-16 Rotary storage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17747080A JPS57100550A (en) 1980-12-16 1980-12-16 Rotary storage controller

Publications (2)

Publication Number Publication Date
JPS57100550A JPS57100550A (en) 1982-06-22
JPS6217249B2 true JPS6217249B2 (ja) 1987-04-16

Family

ID=16031475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17747080A Granted JPS57100550A (en) 1980-12-16 1980-12-16 Rotary storage controller

Country Status (1)

Country Link
JP (1) JPS57100550A (ja)

Also Published As

Publication number Publication date
JPS57100550A (en) 1982-06-22

Similar Documents

Publication Publication Date Title
JP2635023B2 (ja) フアイルデータ用ラベル書き込み方法
JP3898782B2 (ja) 情報記録再生装置
JPS60250449A (ja) デ−タ記録方法
US5835939A (en) Data transfer control method and apparatus for external storage subsystem adapted to perform erasing after writing
JPS5843777B2 (ja) 回転形磁気記憶装置
JPS6217249B2 (ja)
JPS6331806B2 (ja)
JPS6115459B2 (ja)
JPH05324474A (ja) キャッシュメモリを備えたディスク制御装置
JPH11328029A (ja) 情報記録再生装置
JPS5846763B2 (ja) ジキデイスクソウチ
JPS6053326B2 (ja) 入出力制御装置のデ−タ2重記録方式
JP2704138B2 (ja) 磁気ディスクキャッシュの制御方法
JPS59125463A (ja) 外部記憶制御方式
JPS63306567A (ja) 回転型記憶装置
JPH0254584B2 (ja)
JP3068811B2 (ja) 記憶装置の制御方法
JPH08272540A (ja) ディスク制御方法
JP2001209577A (ja) 情報記録再生装置
JPH01201754A (ja) 外部記憶装置におけるデータ転送方式
JPS6041123A (ja) 磁気デイスク制御装置
JP2002014869A (ja) キャッシュ装置およびキャッシュ方法
JP2000330728A (ja) ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体
JPH0651913A (ja) 磁気ディスク装置
JPH0511929A (ja) データ転送制御方法