JPS62173547A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62173547A JPS62173547A JP1628886A JP1628886A JPS62173547A JP S62173547 A JPS62173547 A JP S62173547A JP 1628886 A JP1628886 A JP 1628886A JP 1628886 A JP1628886 A JP 1628886A JP S62173547 A JPS62173547 A JP S62173547A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- write
- specific address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は不揮発性メモリを用いたデータ処理装置に関す
る。
る。
従来、バッテリバックアップされた不揮発性メモリ、又
は電気的消去可能なROMを用いたデータ処理装置にお
いて、意図しない書込みに対しデータを保護するための
保護機構を持ったものがある。
は電気的消去可能なROMを用いたデータ処理装置にお
いて、意図しない書込みに対しデータを保護するための
保護機構を持ったものがある。
上述した従来の書込み保護機構は、書込保護動作を書込
み禁止レジスタによりその機能の作動。
み禁止レジスタによりその機能の作動。
解除を行っており、第三者がこの書込み禁止レジスタの
存在を知れば、書込保護機能を解除することは、容易な
ことであり秘密性の高いデータを不発揮性メモリ装置内
に記憶されておく用途には使用できないという欠点があ
った。
存在を知れば、書込保護機能を解除することは、容易な
ことであり秘密性の高いデータを不発揮性メモリ装置内
に記憶されておく用途には使用できないという欠点があ
った。
本発明の目的は、このような欠点を除き、秘密性を高め
、重要データを容易に書きかえのできないようにしたデ
ータ処理装置を提供することにある。
、重要データを容易に書きかえのできないようにしたデ
ータ処理装置を提供することにある。
本発明の構成は、特定アドレスに書込保護のキーデータ
をあらかじめ記憶させた不揮発性のメモリをもつデータ
処理装置において、アドレス設定手段から入力させるア
ドレスと前記メモリの特定アドレスとを比較するアドレ
ス比較手段と、前記メモリの前記特定アドレスに対する
記憶データと書込まれようとするデータとを比較するデ
ータ比較手段と、このデータ比較手段の一致出力がある
とき前記メモリへの書込みを許可する書込制御手段と、
前記アドレス比較手段の一致出力があり前記データ比較
手段の一致出力がないとき前記特定アドレス以外のデー
タ読出を許可する続出制御手段とを備え、前記メモリの
記憶保護を行うことを特徴とする。
をあらかじめ記憶させた不揮発性のメモリをもつデータ
処理装置において、アドレス設定手段から入力させるア
ドレスと前記メモリの特定アドレスとを比較するアドレ
ス比較手段と、前記メモリの前記特定アドレスに対する
記憶データと書込まれようとするデータとを比較するデ
ータ比較手段と、このデータ比較手段の一致出力がある
とき前記メモリへの書込みを許可する書込制御手段と、
前記アドレス比較手段の一致出力があり前記データ比較
手段の一致出力がないとき前記特定アドレス以外のデー
タ読出を許可する続出制御手段とを備え、前記メモリの
記憶保護を行うことを特徴とする。
r実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の不揮発性メモリ装置の書込
み保護機構を示すブロック図である。図において、11
はアドレス比較器で、アドレス設定器15と中央処理装
置より出力される不揮発性メモリ13のアドレスを比較
する。12は書込み保護のためのキーデータの読出制御
器で、書込保護モードで、かつアドレス設定器15で設
定されたアドレスに書込動作を行った時に不揮発性メモ
リ13からデータ比較器14に入力するための書込保護
のためのキーデータの出力を制御する。このデータ比較
器14は、中央処理装置から出力されるデータと不揮発
性メモリ13から読出しな書込保護のためのキーデータ
の照合を行ない、これらが等しい場合に書込保護モード
レジスタ22を書込保護モードから書込可能モードにセ
ットする。
み保護機構を示すブロック図である。図において、11
はアドレス比較器で、アドレス設定器15と中央処理装
置より出力される不揮発性メモリ13のアドレスを比較
する。12は書込み保護のためのキーデータの読出制御
器で、書込保護モードで、かつアドレス設定器15で設
定されたアドレスに書込動作を行った時に不揮発性メモ
リ13からデータ比較器14に入力するための書込保護
のためのキーデータの出力を制御する。このデータ比較
器14は、中央処理装置から出力されるデータと不揮発
性メモリ13から読出しな書込保護のためのキーデータ
の照合を行ない、これらが等しい場合に書込保護モード
レジスタ22を書込保護モードから書込可能モードにセ
ットする。
ANDゲート23は書込み可能モードの場合、不揮発性
メモリ13へ書込信号を供給する。ANDゲート16、
インバータ17、ANDゲーI・18は書込保護モード
の場合に書込保護のためのキーデータが書込保護モード
の場合、外部に読出されることを禁止するためのもので
ある。インバータ1つとANDゲート20は書込可能モ
ード時にキーデータ読出制御器12の書込保護のための
キーデータの読出しを禁止する。
メモリ13へ書込信号を供給する。ANDゲート16、
インバータ17、ANDゲーI・18は書込保護モード
の場合に書込保護のためのキーデータが書込保護モード
の場合、外部に読出されることを禁止するためのもので
ある。インバータ1つとANDゲート20は書込可能モ
ード時にキーデータ読出制御器12の書込保護のための
キーデータの読出しを禁止する。
以上説明したように、本発明は、不揮発性メモリの特定
番地に書込まれたデータを書込保護機構を解除するため
のキーワードとして用いることにより、従来の書込保護
機構よりも秘密性が向上する。さらに、適時にこのキー
ワードを変更することが可能なため、より一層秘密性を
高めることが可能であり、容易に書き換えられては困る
重要なデータの記憶ができるデータ処理装置を容易に実
現することができる。
番地に書込まれたデータを書込保護機構を解除するため
のキーワードとして用いることにより、従来の書込保護
機構よりも秘密性が向上する。さらに、適時にこのキー
ワードを変更することが可能なため、より一層秘密性を
高めることが可能であり、容易に書き換えられては困る
重要なデータの記憶ができるデータ処理装置を容易に実
現することができる。
第1図は本発明の一実施例のデータ書込保護機構を示し
たブロック図である。 11・・・アドレス比較器、12・・・読出し制御器、
13・・・不揮発性メモリ、14・・・データ比較器、
15・・・アドレス制定器、16,18,20.23・
・・ANDゲート、17.19・・・インバータ、21
・・・ORゲート、22・・・モードレジスタ。
たブロック図である。 11・・・アドレス比較器、12・・・読出し制御器、
13・・・不揮発性メモリ、14・・・データ比較器、
15・・・アドレス制定器、16,18,20.23・
・・ANDゲート、17.19・・・インバータ、21
・・・ORゲート、22・・・モードレジスタ。
Claims (1)
- 特定アドレスに書込保護のキーデータをあらかじめ記憶
させた不揮発性のメモリをもつデータ処理装置において
、アドレス設定手段から入力されるアドレスと前記メモ
リの特定アドレスとを比較するアドレス比較手段と、前
記メモリの前記特定アドレスに対する記憶データと書込
まれようとするデータとを比較するデータ比較手段と、
このデータ比較手段の一致出力があるとき前記メモリへ
の書込みを許可する書込制御手段と、前記アドレス比較
手段の一致出力があり前記データ比較手段の一致出力が
ないとき前記特定アドレス以外のデータ読出を許可する
読出制御手段とを備え、前記メモリの記憶保護を行うこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628886A JPS62173547A (ja) | 1986-01-27 | 1986-01-27 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628886A JPS62173547A (ja) | 1986-01-27 | 1986-01-27 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173547A true JPS62173547A (ja) | 1987-07-30 |
Family
ID=11912359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1628886A Pending JPS62173547A (ja) | 1986-01-27 | 1986-01-27 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769951B2 (ja) * | 1991-02-19 | 1995-07-31 | ジェムプリュス カード アンテルナショナル | 不正使用から集積回路を保護する方法 |
-
1986
- 1986-01-27 JP JP1628886A patent/JPS62173547A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769951B2 (ja) * | 1991-02-19 | 1995-07-31 | ジェムプリュス カード アンテルナショナル | 不正使用から集積回路を保護する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076149A (en) | Programmable logic device using a two bit security scheme to prevent unauthorized access | |
| US5014191A (en) | Security for digital signal processor program memory | |
| US5432950A (en) | System for securing a data processing system and method of operation | |
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| WO1997023829A1 (en) | Memory manager allowing flash memory to supplement main memory | |
| US20100023780A1 (en) | Flash device security method utilizing a check register | |
| US7054121B2 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JPS62173547A (ja) | デ−タ処理装置 | |
| JPS61278951A (ja) | 記憶情報保護回路 | |
| JP3028567B2 (ja) | Eeprom内蔵マイクロコンピュータ | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| JPH03296842A (ja) | データ書き込み方法およびicカード | |
| JPS63225999A (ja) | 不揮発性記憶装置 | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JPS60129860A (ja) | アドレス指定例外検出方式 | |
| JPH05120891A (ja) | 半導体記憶装置 | |
| JPH04304540A (ja) | 半導体記憶回路 | |
| JP2619671B2 (ja) | メモリ制御回路 |