JPS62173976A - Ｄｃ・ｄｃコンバ−タ - Google Patents
Ｄｃ・ｄｃコンバ−タInfo
- Publication number
- JPS62173976A JPS62173976A JP61014025A JP1402586A JPS62173976A JP S62173976 A JPS62173976 A JP S62173976A JP 61014025 A JP61014025 A JP 61014025A JP 1402586 A JP1402586 A JP 1402586A JP S62173976 A JPS62173976 A JP S62173976A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switching transistor
- saturable core
- output
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は可飽和コアを使用したＤＣ，ＤＣコンバータの
制御回路に関するものである。
制御回路に関するものである。
従来の技術
従来の制御回路は、第２図に示すように、スイッチング
制御用の可飽和コア１があって、前記可飽和コアに設け
たスイッチングトランジスタのペース、エミッタ間に接
続されたドライブ巻線１１と、エミッタに接続された電
流帰還巻線１２と、発振器と接続されたスイッチングト
ランジスタの起動を制御する起動巻線１３と、ＤＣ，Ｄ
Ｃコンバータの出力電圧又は出力電流を検出制御する誤
差増幅器８に接続された制御巻線１５とで構成されてい
た。
制御用の可飽和コア１があって、前記可飽和コアに設け
たスイッチングトランジスタのペース、エミッタ間に接
続されたドライブ巻線１１と、エミッタに接続された電
流帰還巻線１２と、発振器と接続されたスイッチングト
ランジスタの起動を制御する起動巻線１３と、ＤＣ，Ｄ
Ｃコンバータの出力電圧又は出力電流を検出制御する誤
差増幅器８に接続された制御巻線１５とで構成されてい
た。
発明が解決しようとする問題点
このような従来の回路では、可飽和コアにプツトアング
ルが存在するため、出力短絡時や無負荷時に、制御を行
うことができなかった。
ルが存在するため、出力短絡時や無負荷時に、制御を行
うことができなかった。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で可飽和コアのデッドアングルをなくし出力電圧又は出
力電流を制御する回路を提供することを目的としている
。
で可飽和コアのデッドアングルをなくし出力電圧又は出
力電流を制御する回路を提供することを目的としている
。
問題点を解決するための手段
本発明は上記問題点を解決するために、ＤＣ・ＤＣコン
バータのスイッチング制御用の可飽和コアを備え、前記
可飽和コアに設けたスイッチングトランジスタのベース
、エミッタ間に接続されたドライブ巻線と、エミッタに
接続された電流帰還巻線と発振器と接続されたスイッチ
ングトランジスタの起動を制御する起動巻線と、ＤＣ，
ＤＣコンバータの出力電圧又は出力電流を検出制御する
誤差増幅器に接続された制御巻線とバイアス巻線とを有
し、電圧源を抵抗を介して、バイアス巻線と接続するこ
とにより、前記可飽和コアのプツトアングルをなくして
スイッチングトランジスタのスイッチングを制御するも
のである。
バータのスイッチング制御用の可飽和コアを備え、前記
可飽和コアに設けたスイッチングトランジスタのベース
、エミッタ間に接続されたドライブ巻線と、エミッタに
接続された電流帰還巻線と発振器と接続されたスイッチ
ングトランジスタの起動を制御する起動巻線と、ＤＣ，
ＤＣコンバータの出力電圧又は出力電流を検出制御する
誤差増幅器に接続された制御巻線とバイアス巻線とを有
し、電圧源を抵抗を介して、バイアス巻線と接続するこ
とにより、前記可飽和コアのプツトアングルをなくして
スイッチングトランジスタのスイッチングを制御するも
のである。
作 用
本発明は上記の構成により、可飽和コアの特性を利用し
、コアが不飽和時に起動巻線からの信号によりスイッチ
ングトランジスタをＯＮさせ、電流帰還により、スイッ
チングトランジスタのペースをドライブし、可飽和コア
を飽和させて、スイッチングトランジスタをＯＦＦし、
誤差増幅器からの出力信号により可飽和コアを不飽和と
し、スイッチングトランジスタのデユーティ−比が制御
される。上記の回路構成に、直流バイアス巻線を設け、
スイッチングトランジスタがＯＮ時に、可飽和コアが飽
和する向きにバイアス電流を流すことにより、デッドア
ングルをなくし、無負荷時や出力短絡時等に、スイッチ
ングトランジスタのＯＮデユーティ−が制御可能となる
ものである。
、コアが不飽和時に起動巻線からの信号によりスイッチ
ングトランジスタをＯＮさせ、電流帰還により、スイッ
チングトランジスタのペースをドライブし、可飽和コア
を飽和させて、スイッチングトランジスタをＯＦＦし、
誤差増幅器からの出力信号により可飽和コアを不飽和と
し、スイッチングトランジスタのデユーティ−比が制御
される。上記の回路構成に、直流バイアス巻線を設け、
スイッチングトランジスタがＯＮ時に、可飽和コアが飽
和する向きにバイアス電流を流すことにより、デッドア
ングルをなくし、無負荷時や出力短絡時等に、スイッチ
ングトランジスタのＯＮデユーティ−が制御可能となる
ものである。
実施例
第１図は本発明の一実施例である。第１図において１は
スイッチング制御用の可飽和コアであって、端子１１１
．１１２を有するドライブ巻線１１と、端子１２１，１
２２を有する電流帰還巻線１２と、端子１３１，１３２
を有する起動巻線１３、端子１４１，１４２を有するバ
イアス巻線１４と端子１５１，１５２を有する制御巻線
１５を有する。２は電圧源で、プラス端子２１とＱＮＤ
端子２２を有する。３はスイッチングトランジスタで次
のコレクタ３１は電圧源のプラス端子２１に接続され、
エミッタ３２は、ドライブ巻線端子１１２と電流帰還巻
線端子１２１とに接続され、ペース３３はドライブ巻線
端子１１１と接続されている。
スイッチング制御用の可飽和コアであって、端子１１１
．１１２を有するドライブ巻線１１と、端子１２１，１
２２を有する電流帰還巻線１２と、端子１３１，１３２
を有する起動巻線１３、端子１４１，１４２を有するバ
イアス巻線１４と端子１５１，１５２を有する制御巻線
１５を有する。２は電圧源で、プラス端子２１とＱＮＤ
端子２２を有する。３はスイッチングトランジスタで次
のコレクタ３１は電圧源のプラス端子２１に接続され、
エミッタ３２は、ドライブ巻線端子１１２と電流帰還巻
線端子１２１とに接続され、ペース３３はドライブ巻線
端子１１１と接続されている。
４は発振器で、発振器出力端子４１．４２は、それぞれ
起動巻線端子１３１、Ｇ付り端子２２に接続されている
。バイアス巻線端子１４１は、電圧源５のプラス端子５
１に接続された抵抗６に接続されである。また、（：２
ＮＤ端子２２と、バイアス巻線端子１４２と電圧源６の
ＧＮＤ端子５２と、制御巻線端子１５１とは接続されて
いる。
起動巻線端子１３１、Ｇ付り端子２２に接続されている
。バイアス巻線端子１４１は、電圧源５のプラス端子５
１に接続された抵抗６に接続されである。また、（：２
ＮＤ端子２２と、バイアス巻線端子１４２と電圧源６の
ＧＮＤ端子５２と、制御巻線端子１５１とは接続されて
いる。
７はフィルタで入力端子７１．７２と出力端子７３．７
４を有し入力端子ア１，７２はそれぞれ、可飽和コア１
の電流帰還巻線端子１２２と電圧源２のＧＮＤ端子２２
に接続されている。８は出力電圧又は出力電流を検出制
御する誤差増幅器で、入力端子８１．８２と出力端子８
３．８４と制御信号出力端子８５とを有し、入力端子８
１．８２はそれぞれフィルタ７の出力端子７３．７４に
接続され、出力端子８３．８４は電源出力のプラスとＧ
ＮＤとなり、制御信号出力端子８５は、可飽和コア１の
制御巻線端子１５２と接続される。
４を有し入力端子ア１，７２はそれぞれ、可飽和コア１
の電流帰還巻線端子１２２と電圧源２のＧＮＤ端子２２
に接続されている。８は出力電圧又は出力電流を検出制
御する誤差増幅器で、入力端子８１．８２と出力端子８
３．８４と制御信号出力端子８５とを有し、入力端子８
１．８２はそれぞれフィルタ７の出力端子７３．７４に
接続され、出力端子８３．８４は電源出力のプラスとＧ
ＮＤとなり、制御信号出力端子８５は、可飽和コア１の
制御巻線端子１５２と接続される。
この回路構成により、スイッチング制御用の可飽和コア
１が不飽和の状態で発振器４より信号が出ると、スイッ
チングトランジスタ３がＯＮし、スイッチングトランジ
スタのコレクタ電流が可飽和コア１の電流帰還巻線１２
に流れることにより、ドライブ巻線１１に正滞還がかか
り、スイッチングトランジスタ３のベースをドライブす
る。可飽和コアが飽和するとスイッチングトランジスタ
はＯｆ” Ｆする。次に、出力電圧又は出力電流を検出
制御する誤差増幅器８の制御信号出力端子８５の信号に
より可飽和コアを不飽和の状態にする。この制御信号出
力端子８５からの信号によりスイッチングトランジスタ
のＯＮデユーティ−を決定する。また、発振器４の信号
によりスイッチングトランジスタをＯＮする。
１が不飽和の状態で発振器４より信号が出ると、スイッ
チングトランジスタ３がＯＮし、スイッチングトランジ
スタのコレクタ電流が可飽和コア１の電流帰還巻線１２
に流れることにより、ドライブ巻線１１に正滞還がかか
り、スイッチングトランジスタ３のベースをドライブす
る。可飽和コアが飽和するとスイッチングトランジスタ
はＯｆ” Ｆする。次に、出力電圧又は出力電流を検出
制御する誤差増幅器８の制御信号出力端子８５の信号に
より可飽和コアを不飽和の状態にする。この制御信号出
力端子８５からの信号によりスイッチングトランジスタ
のＯＮデユーティ−を決定する。また、発振器４の信号
によりスイッチングトランジスタをＯＮする。
可飽和コアの特質上、スイッチングトランジスタ３がＯ
ＦＦ時に、出力電圧又は出力電流を検出制御する誤差増
幅器８からの信号により可飽和コアを不飽和にする際、
第３図に示すように、バイアス巻線１４がない場合は、
Ａ点より不飽和の状態にリセットを行い、無負荷、出力
短絡時等に、Φｎ−ｒはど飽和する期間、スイッチング
トランジスタ３をＯＮして制御不能となったが、スイッ
チングトランジスタ３が０８時に可飽和コアが飽和する
向きに磁界をかけたバイアス巻線１４により、Ａ点より
可飽和コアを不飽和とするため、無負荷時、出力短絡時
等の制御を可能とした。
ＦＦ時に、出力電圧又は出力電流を検出制御する誤差増
幅器８からの信号により可飽和コアを不飽和にする際、
第３図に示すように、バイアス巻線１４がない場合は、
Ａ点より不飽和の状態にリセットを行い、無負荷、出力
短絡時等に、Φｎ−ｒはど飽和する期間、スイッチング
トランジスタ３をＯＮして制御不能となったが、スイッ
チングトランジスタ３が０８時に可飽和コアが飽和する
向きに磁界をかけたバイアス巻線１４により、Ａ点より
可飽和コアを不飽和とするため、無負荷時、出力短絡時
等の制御を可能とした。
発明の効果
以上述べてきたように本発明によれば、簡易な回路構成
で、無負荷、出力短絡時等に安定な制御ができ、実用的
にきわめて有用である。
で、無負荷、出力短絡時等に安定な制御ができ、実用的
にきわめて有用である。
第１図は本発明の一実施例における可飽和コアの制御回
路を備えたＤＣ，ＤＣコンバータの回路図、第２図は従
来のＤＣ、ＤＣコンバータの回路図、第３図は可飽和コ
アのヒステリシスルーメ陰ある。 １・・・・・・可飽和コア、２・・・・・・電圧源、３
・・・・・・スイッチングトランジスタ、４・・・・・
・発振器、６・・・・・・電圧源、７・・・・・・フィ
ルタ、８・・・・・・出力電圧又は出力電流を検出制御
する誤差増幅器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
Ｎ 区 Ｎ
路を備えたＤＣ，ＤＣコンバータの回路図、第２図は従
来のＤＣ、ＤＣコンバータの回路図、第３図は可飽和コ
アのヒステリシスルーメ陰ある。 １・・・・・・可飽和コア、２・・・・・・電圧源、３
・・・・・・スイッチングトランジスタ、４・・・・・
・発振器、６・・・・・・電圧源、７・・・・・・フィ
ルタ、８・・・・・・出力電圧又は出力電流を検出制御
する誤差増幅器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
Ｎ 区 Ｎ
Claims (1)
- スイッチングトランジスタのスイッチ制御用の可飽和コ
アを備え、前記可飽和コアに設けたスイッチングトラン
ジスタのベース、エミッタ間に接続されたドライブ巻線
と、エミッタに接続された電流帰還巻線と、発振器と接
続されたスイッチングトランジスタの起動を制御する起
動巻線と、ＤＣ・ＤＣコンバータの出力電圧又は出力電
流を検出制御する誤差増幅器に接続された制御巻線とバ
イアス巻線とを有し、電圧源を抵抗を介して、バイアス
巻線と接続することにより、前記可飽和コアのデッドア
ングルをなくしたことを特徴とするＤＣ・ＤＣコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014025A JPS62173976A (ja) | 1986-01-24 | 1986-01-24 | Ｄｃ・ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014025A JPS62173976A (ja) | 1986-01-24 | 1986-01-24 | Ｄｃ・ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173976A true JPS62173976A (ja) | 1987-07-30 |
Family
ID=11849633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014025A Pending JPS62173976A (ja) | 1986-01-24 | 1986-01-24 | Ｄｃ・ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173976A (ja) |
-
1986
- 1986-01-24 JP JP61014025A patent/JPS62173976A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1530906A (en) | Electrical inverter circuit | |
| JPS6373872A (ja) | Ｄｃ・ｄｃコンバ−タ | |
| JPS62188998U (ja) | ||
| JP2860219B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS635436Y2 (ja) | ||
| JPS5852655Y2 (ja) | プランジヤ駆動回路 | |
| JPS62171466A (ja) | Ｄｃ・ｄｃコンバ−タ | |
| JPS6223060Y2 (ja) | ||
| JPH055699Y2 (ja) | ||
| JP2506644Y2 (ja) | パルス幅変調制御インバ―タの電圧調節器 | |
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| JPH0116396Y2 (ja) | ||
| JP2600401B2 (ja) | ダイオードスイッチ | |
| JPS5910955Y2 (ja) | 単電源サ−ボ急停止装置 | |
| JPS58116067A (ja) | スイツチング電源装置 | |
| JP2588703B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JP2511865Y2 (ja) | 電源回路 | |
| JPH0542482Y2 (ja) | ||
| JPS6373876A (ja) | スイツチング電源装置 | |
| JPH1169790A (ja) | スイッチング電源 | |
| JPS62262655A (ja) | 電源装置 | |
| JPS61123683U (ja) | ||
| JPS6271474A (ja) | スイツチング回路 | |
| JPS586413B2 (ja) | ブロツキングハツシンキ |