JPS6217423B2 - - Google Patents
Info
- Publication number
- JPS6217423B2 JPS6217423B2 JP15637478A JP15637478A JPS6217423B2 JP S6217423 B2 JPS6217423 B2 JP S6217423B2 JP 15637478 A JP15637478 A JP 15637478A JP 15637478 A JP15637478 A JP 15637478A JP S6217423 B2 JPS6217423 B2 JP S6217423B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- variable gain
- phase
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 21
- 230000006866 deterioration Effects 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 208000019300 CLIPPERS Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はAMステレオ復調回路での複合信号と
同期検波用スイツチング信号との位相差による分
離度劣化および出力変動を軽減する回路に関する
ものである。
同期検波用スイツチング信号との位相差による分
離度劣化および出力変動を軽減する回路に関する
ものである。
各種AMステレオ方式の中で最も位相差による
分離度劣化および出力変動の著しいHarris方式に
ついて述べる。
分離度劣化および出力変動の著しいHarris方式に
ついて述べる。
Harris方式のステレオ複合信号Ｃ（ｔ）は
Ｃ（ｔ）＝｛１＋Ａ（Ｌ＋Ｒ）｝cosωｔ
＋Ｂ（Ｌ―Ｒ）sinωｔ ……(1)
あるいは書き換えて
Ｃ（ｔ）＝｛１＋Ａ（Ｌ＋Ｒ）｝cos（ωｔ＋φ）
……(2) φ＝tan-1Ｂ（Ｌ−Ｒ）／１＋Ａ（Ｌ＋Ｒ） ……(3) とも示される。ここでＡ，Ｂは変調係数であり、
Ａ＝cos15゜、Ｂ＝sin15゜である。ωは本来送信
周波数の角周波数であるが、復調回路は受信機で
中間周波に変換された後に入れるため、ここでは
例えば455KHzの中間周波数の角周波数である。
また、ＬおよびＲはステレオ信号の左および右信
号である。
……(2) φ＝tan-1Ｂ（Ｌ−Ｒ）／１＋Ａ（Ｌ＋Ｒ） ……(3) とも示される。ここでＡ，Ｂは変調係数であり、
Ａ＝cos15゜、Ｂ＝sin15゜である。ωは本来送信
周波数の角周波数であるが、復調回路は受信機で
中間周波に変換された後に入れるため、ここでは
例えば455KHzの中間周波数の角周波数である。
また、ＬおよびＲはステレオ信号の左および右信
号である。
ステレオ復調回路は第１図に示すように、入力
信号はクリツパ１を通して振幅変調分を除いて
PLL（フエイズロツクドループ回路）２に加えら
れる。この時PLLに加えられる信号C′（ｔ）の基
本波成分は(2)式から C′（ｔ）＝cos（ωｔ＋φ） ……(4) に変換される。
信号はクリツパ１を通して振幅変調分を除いて
PLL（フエイズロツクドループ回路）２に加えら
れる。この時PLLに加えられる信号C′（ｔ）の基
本波成分は(2)式から C′（ｔ）＝cos（ωｔ＋φ） ……(4) に変換される。
PLL２は位相検波器３、ローパスフイルタ４、
VCO（電圧制御型発振器）５および分周器６で
構成される。この時PLLはPLLの系の自然周波数
ｎを約５Hz程度とし50Hz以上の変調信号で変動
するφに追従せず、入力信号の平均位相ロツクす
るように動作し、分周器６からcosωｔとsinωｔ
の２信号を得る。このcosωｔで入力信号を同期
検波器７で検波してＡ（Ｌ＋Ｒ）を得、sinωｔ
で入力信号を同期検波器８で検波して、Ｂ（Ｌ−
Ｒ）を得る。その後Ｂ（Ｌ−Ｒ）を利得Ａ／Ｂの
増幅器９で増幅し、加算器１１でＡ（Ｌ＋Ｒ）と
加算してLoutにＬを得、増幅器９出力を反転回
路１０で逆相にし−Ａ／ＢＢ（Ｌ−Ｒ）とし、加算器 １２で加算してRoutにＲを得る。
VCO（電圧制御型発振器）５および分周器６で
構成される。この時PLLはPLLの系の自然周波数
ｎを約５Hz程度とし50Hz以上の変調信号で変動
するφに追従せず、入力信号の平均位相ロツクす
るように動作し、分周器６からcosωｔとsinωｔ
の２信号を得る。このcosωｔで入力信号を同期
検波器７で検波してＡ（Ｌ＋Ｒ）を得、sinωｔ
で入力信号を同期検波器８で検波して、Ｂ（Ｌ−
Ｒ）を得る。その後Ｂ（Ｌ−Ｒ）を利得Ａ／Ｂの
増幅器９で増幅し、加算器１１でＡ（Ｌ＋Ｒ）と
加算してLoutにＬを得、増幅器９出力を反転回
路１０で逆相にし−Ａ／ＢＢ（Ｌ−Ｒ）とし、加算器 １２で加算してRoutにＲを得る。
しかし、VCOのフリーラニング周波数のドリ
フト等でPLL出力のcosωｔおよびsinωｔがcos
（ωｔ〓θ）およびsin（ωｔ〓θ）のように位相
差を生じると、(1)あるいは(2)式との積により同期
検波器７の出力でＬ，Ｒに関する復調信号ρAは ρA＝〔｛１＋Ａ（Ｌ＋Ｒ）｝cosωｔ ＋Ｂ（Ｌ−Ｒ）sinωｔ〕cos（ωｔ〓θ） ＝（Acosθ±Bsinθ）Ｌ ＋（Acosθ〓Bsinθ）Ｒ ……(5) 同期検波器８の出力でＬ，Ｒに関する復調信号
ρDは ρD＝（Bcosθ〓Asinθ）Ｌ −（Bcosθ±Asinθ）Ｒ ……(6) となる。ρDをＡ／Ｂ倍し、マトリツクスを通し
た後のＬおよびＲの出力LoutおよびRoutは であり、θに対してLoutのＲからのもれ、Rout
のＬからのもれを第２図の曲線１３および１４に
示す。またLout，Routの出力変動を第３図の曲
線１５および１６に示す。
フト等でPLL出力のcosωｔおよびsinωｔがcos
（ωｔ〓θ）およびsin（ωｔ〓θ）のように位相
差を生じると、(1)あるいは(2)式との積により同期
検波器７の出力でＬ，Ｒに関する復調信号ρAは ρA＝〔｛１＋Ａ（Ｌ＋Ｒ）｝cosωｔ ＋Ｂ（Ｌ−Ｒ）sinωｔ〕cos（ωｔ〓θ） ＝（Acosθ±Bsinθ）Ｌ ＋（Acosθ〓Bsinθ）Ｒ ……(5) 同期検波器８の出力でＬ，Ｒに関する復調信号
ρDは ρD＝（Bcosθ〓Asinθ）Ｌ −（Bcosθ±Asinθ）Ｒ ……(6) となる。ρDをＡ／Ｂ倍し、マトリツクスを通し
た後のＬおよびＲの出力LoutおよびRoutは であり、θに対してLoutのＲからのもれ、Rout
のＬからのもれを第２図の曲線１３および１４に
示す。またLout，Routの出力変動を第３図の曲
線１５および１６に示す。
なおPLLがロツクした時のドリフト等による位
相差θ〔rad〕はVCOのドリフト等による入力信
号との角周波数差△ω〔rad／sec〕とPLLのルー
プゲインＫにより θ＝△ω／Ｋ ……(8) で示されるが、一方PLLの自然周波数ｎとＫと
ローパスフイルタの時定数τとの間に、 ２πｎ＝√ ……(9) の関係があり、単にＫを大にしてθを少なくする
ことはPLLの設計上困難である。PLL設計の一例
を示す。時定数τ＝1secとすると、前記したｎ
＝５Hzと(9)式からＫ≒1000となる。ここでVCO
を安定性のよいＸ’tal発振器と仮定して周囲温
度−20〜60℃でのドリフトを±20ppmとする
と、455KHzが±９Hzドリフトすることになりそ
の時のθは(8)式から±3.3度となる。
相差θ〔rad〕はVCOのドリフト等による入力信
号との角周波数差△ω〔rad／sec〕とPLLのルー
プゲインＫにより θ＝△ω／Ｋ ……(8) で示されるが、一方PLLの自然周波数ｎとＫと
ローパスフイルタの時定数τとの間に、 ２πｎ＝√ ……(9) の関係があり、単にＫを大にしてθを少なくする
ことはPLLの設計上困難である。PLL設計の一例
を示す。時定数τ＝1secとすると、前記したｎ
＝５Hzと(9)式からＫ≒1000となる。ここでVCO
を安定性のよいＸ’tal発振器と仮定して周囲温
度−20〜60℃でのドリフトを±20ppmとする
と、455KHzが±９Hzドリフトすることになりそ
の時のθは(8)式から±3.3度となる。
その結果、従来方式では第２図から明らかなよ
うに分離度は17dB程度まで劣化する。
うに分離度は17dB程度まで劣化する。
本発明の目的は、上記した従来技術の欠点であ
る位相差による分離度の劣化および出力変動を軽
減させたAMステレオ復調回路を提供するにあ
る。分離度劣化を軽減する原理は、従来例で述べ
たように同期検波出力ρAおよびρDのＬ成分およ
びＲ成分が位相差θによつて変化するため、位相
差θを検出して、ρAおよびＡ／Ｂ倍のρDのレベル比 を（例えばρAおよびＡ／Ｃ倍のρDのように分離度が 向上するように可変してマトリツクスに入力する
ことである。出力変動を軽減する原理は、位相差
θによつて出力が変動するため、位相差θを検出
して出力変動に見合うだけＬおよびＲの増幅器の
利得を変化させることである。
る位相差による分離度の劣化および出力変動を軽
減させたAMステレオ復調回路を提供するにあ
る。分離度劣化を軽減する原理は、従来例で述べ
たように同期検波出力ρAおよびρDのＬ成分およ
びＲ成分が位相差θによつて変化するため、位相
差θを検出して、ρAおよびＡ／Ｂ倍のρDのレベル比 を（例えばρAおよびＡ／Ｃ倍のρDのように分離度が 向上するように可変してマトリツクスに入力する
ことである。出力変動を軽減する原理は、位相差
θによつて出力が変動するため、位相差θを検出
して出力変動に見合うだけＬおよびＲの増幅器の
利得を変化させることである。
上記２方式とも位相差θの検出にはPLL内の位
相検波器３の出力が第４図に示すように位相差θ
に比例した直流電圧を示すことを利用する。
相検波器３の出力が第４図に示すように位相差θ
に比例した直流電圧を示すことを利用する。
本発明の第１の実施例を第５図に示す。第５図
は位相差による分離度劣化を軽減する第１の実施
例ブロツク図である。同期検波回路８の出力ρD
を別々の可変利得増幅器１７および１８に加え、
各々G′およびG″倍された出力ρD′およびρD″の
うちρD′はρAと加算してLoutに、ρD″は10で逆
相にされρAと加算してRoutに得られる。この時
可変利得増幅器１７および１８はPLL内位相検波
器３の直流成分で利得を可変する。その他第１図
と同一符号のものは同一機能を有する。
は位相差による分離度劣化を軽減する第１の実施
例ブロツク図である。同期検波回路８の出力ρD
を別々の可変利得増幅器１７および１８に加え、
各々G′およびG″倍された出力ρD′およびρD″の
うちρD′はρAと加算してLoutに、ρD″は10で逆
相にされρAと加算してRoutに得られる。この時
可変利得増幅器１７および１８はPLL内位相検波
器３の直流成分で利得を可変する。その他第１図
と同一符号のものは同一機能を有する。
ここでG′およびG″の利得を位相差θに対して
第６図の曲線１９および２０のように可変する
と、LoutおよびRoutの出力の分離度は位相差θ
に関係なく理論上は無限となる。しかし可変利得
増幅器の構成が複雑になるため、例えば差動増幅
器の定電流量を制御するように制御入力に対して
リニアに利得の可変する可変利得増幅器を使用す
る場合でも、第６図の直線２１および２２に示す
ように利得G′，G″を で表わされるような可変利得増幅器を使用した場
合の位相差θによる分離度劣化を第７図の曲線２
３および２４に示す。位相差θが５度生じたとし
ても分離度25dBを確保出来、破線１３および１
４で示す従来方式に較べて分離度劣化を軽減出来
る。
第６図の曲線１９および２０のように可変する
と、LoutおよびRoutの出力の分離度は位相差θ
に関係なく理論上は無限となる。しかし可変利得
増幅器の構成が複雑になるため、例えば差動増幅
器の定電流量を制御するように制御入力に対して
リニアに利得の可変する可変利得増幅器を使用す
る場合でも、第６図の直線２１および２２に示す
ように利得G′，G″を で表わされるような可変利得増幅器を使用した場
合の位相差θによる分離度劣化を第７図の曲線２
３および２４に示す。位相差θが５度生じたとし
ても分離度25dBを確保出来、破線１３および１
４で示す従来方式に較べて分離度劣化を軽減出来
る。
次に位相差による分離度劣化を軽減する第２の
実施例ブロツク図を第８図に示す。２５および２
６は可変利得増幅器、２７および２８は加算器で
あり、その他第１図と同一符号は同一機能を示
す。位相差θによつて分離度の劣化した出力
LoutおよびRoutの一部を位相検波器３の直流電
圧に応じて利得の可変する可変利得増幅器２５お
よび２６で位相差θに応じてレベルを変化させ加
算器２７および２８で分離度の劣化している
RoutおよびLoutに加算して分離度を改善する。
実施例ブロツク図を第８図に示す。２５および２
６は可変利得増幅器、２７および２８は加算器で
あり、その他第１図と同一符号は同一機能を示
す。位相差θによつて分離度の劣化した出力
LoutおよびRoutの一部を位相検波器３の直流電
圧に応じて利得の可変する可変利得増幅器２５お
よび２６で位相差θに応じてレベルを変化させ加
算器２７および２８で分離度の劣化している
RoutおよびLoutに加算して分離度を改善する。
以上分離度劣化の軽減を行なつた後のLoutお
よびRoutの出力変動は第６図の曲線１９および
２０で補正した場合に第９図の曲線２９および３
０、第６図の直線２１および２２で補正した場合
には第９図の曲線３１および３２となる。この出
力変動を軽減するための第１の実施例ブロツク図
を第１０図に示す。位相検波器３の出力でLout
およびRoutに追加した可変利得増幅器３３およ
び３４で位相差θによつて生じた出力変動に見合
うだけ変化させる。その他第５図と同一符号のも
のは同一機能を有する。いま出力変動を第９図の
曲線３１および３２とすると、可変利得増幅器３
３および３４の利得を３１および３２の逆特性と
すれば第１１図の３５に示すように出力変動は全
く無くなるが、可変利得増幅器の構成が困難であ
るため、３３および３４を、例えば差動増幅器の
定電流量を位相検波器３の出力で制御して構成出
来るような可変利得増幅器とした場合でも、３３
および３４の利得ＧLおよびＧRを とすれば、出力変動は第１１図の曲線３６および
３７に示すように軽減出来る。
よびRoutの出力変動は第６図の曲線１９および
２０で補正した場合に第９図の曲線２９および３
０、第６図の直線２１および２２で補正した場合
には第９図の曲線３１および３２となる。この出
力変動を軽減するための第１の実施例ブロツク図
を第１０図に示す。位相検波器３の出力でLout
およびRoutに追加した可変利得増幅器３３およ
び３４で位相差θによつて生じた出力変動に見合
うだけ変化させる。その他第５図と同一符号のも
のは同一機能を有する。いま出力変動を第９図の
曲線３１および３２とすると、可変利得増幅器３
３および３４の利得を３１および３２の逆特性と
すれば第１１図の３５に示すように出力変動は全
く無くなるが、可変利得増幅器の構成が困難であ
るため、３３および３４を、例えば差動増幅器の
定電流量を位相検波器３の出力で制御して構成出
来るような可変利得増幅器とした場合でも、３３
および３４の利得ＧLおよびＧRを とすれば、出力変動は第１１図の曲線３６および
３７に示すように軽減出来る。
次に位相差による分離度劣化に加えて出力変動
の軽減もする第２の実施例ブロツク図を第１２図
に示す。このブロツクでは同期検波回路７の出力
Ａを別々の可変利得増幅器３８および３９に加え
て、その利得をPLLの位相検波器３の出力で制御
するとともに、同期検波器８の出力Ｄを別々の可
変利得増幅器４０および４１に加えて、その利得
をPLLの位相検波器３の出力で制御する。その他
第５図と同一符号は同一機能を示す。なお、分離
度の改善は不要で、位相差による出力変動のみを
軽減する場合は第１０図に示す可変利得増幅器３
３および３４を第１図のLoutおよびRoutに追加
し、その利得を位相検波器３の直流電圧で制御す
れば可能なことは明らかである。
の軽減もする第２の実施例ブロツク図を第１２図
に示す。このブロツクでは同期検波回路７の出力
Ａを別々の可変利得増幅器３８および３９に加え
て、その利得をPLLの位相検波器３の出力で制御
するとともに、同期検波器８の出力Ｄを別々の可
変利得増幅器４０および４１に加えて、その利得
をPLLの位相検波器３の出力で制御する。その他
第５図と同一符号は同一機能を示す。なお、分離
度の改善は不要で、位相差による出力変動のみを
軽減する場合は第１０図に示す可変利得増幅器３
３および３４を第１図のLoutおよびRoutに追加
し、その利得を位相検波器３の直流電圧で制御す
れば可能なことは明らかである。
ここで可変利得増幅回路の一実施回路図例を第
１３図に示す。４２は電源、４３はバイアス用電
源、４４および４５はバイアス用抵抗であり、差
動増幅回路を構成する一対のトランジスタ５１お
よび５２の一方に加わつた信号は制御入力５０の
電圧が一定であれば、抵抗４７によつて決まる定
電流量および出力抵抗４６で利得が決まり、４９
に出力を得る。この回路で制御入力５０の電圧を
変化させれば定電流量が変化し、出力レベルが変
化する（利得が変化する）のは衆知である。
１３図に示す。４２は電源、４３はバイアス用電
源、４４および４５はバイアス用抵抗であり、差
動増幅回路を構成する一対のトランジスタ５１お
よび５２の一方に加わつた信号は制御入力５０の
電圧が一定であれば、抵抗４７によつて決まる定
電流量および出力抵抗４６で利得が決まり、４９
に出力を得る。この回路で制御入力５０の電圧を
変化させれば定電流量が変化し、出力レベルが変
化する（利得が変化する）のは衆知である。
以上説明したように、本発明によれば位相差に
よる分離度劣化および出力変動を軽減することが
出来た。
よる分離度劣化および出力変動を軽減することが
出来た。
第１図は従来のHarris方式のAMステレオ復調
回路のブロツク図、第２図は従来方式の位相差に
よる分離度劣化を示す説明図、第３図は従来方式
の位相差による出力変動を示す説明図、第４図は
位相検波器の検波特性を示す動作説明図、第５図
は本発明の分離度劣化を軽減する一実施例ブロツ
ク図、第６図は本発明の可変利得増幅回路の利得
変化特性図、第７図は本発明の一実施例による分
離度劣化を軽減した特性図、第８図は本発明の分
離度劣化を軽減する他の一実施例ブロツク図、第
９図は本発明の分離度劣化軽減のみを実施した後
の出力変動特性図、第１０図は本発明の分離度劣
化軽減に加えて出力変動を軽減する一実施例ブロ
ツク図、第１１図は本発明の分離度劣化軽減に加
えて出力変動を軽減した場合の出力変動特性図、
第１２図は本発明の分離度劣化軽減に加えて出力
変動を軽減する他の一実施例ブロツク図、第１３
図は本発明内の可変利得増幅回路の一実施回路図
である。 ２……PLL、７，８……同期検波回路、１１，
１２……加算器、１７，１８，３３，３４……可
変利得増幅器。
回路のブロツク図、第２図は従来方式の位相差に
よる分離度劣化を示す説明図、第３図は従来方式
の位相差による出力変動を示す説明図、第４図は
位相検波器の検波特性を示す動作説明図、第５図
は本発明の分離度劣化を軽減する一実施例ブロツ
ク図、第６図は本発明の可変利得増幅回路の利得
変化特性図、第７図は本発明の一実施例による分
離度劣化を軽減した特性図、第８図は本発明の分
離度劣化を軽減する他の一実施例ブロツク図、第
９図は本発明の分離度劣化軽減のみを実施した後
の出力変動特性図、第１０図は本発明の分離度劣
化軽減に加えて出力変動を軽減する一実施例ブロ
ツク図、第１１図は本発明の分離度劣化軽減に加
えて出力変動を軽減した場合の出力変動特性図、
第１２図は本発明の分離度劣化軽減に加えて出力
変動を軽減する他の一実施例ブロツク図、第１３
図は本発明内の可変利得増幅回路の一実施回路図
である。 ２……PLL、７，８……同期検波回路、１１，
１２……加算器、１７，１８，３３，３４……可
変利得増幅器。
Claims (1)
- 【特許請求の範囲】 １ フエイズ・ロツクド・ループ回路で入力信号
に同期した同期検波用２信号を得、該２信号で複
合信号を別々に同期検波してステレオ信号の左お
よび右信号の和信号および差信号を復調し、それ
らの和信号と差信号を加算して左信号、和信号と
差信号を反転した信号とを加算して右信号を得る
ステレオ復調回路において、和信号あるいは差信
号の少なくとも一方の出力に２個の可変利得増幅
器を挿入し、前記フエイズロツクドループ回路内
の位相検波器出力の直流電圧で、該可変利得増幅
器の利得を制御することで、複合信号と同期検波
用２信号との位相差によつて生じる分離度の劣化
を軽減することを特徴とするステレオ復調回路。 ２ 特許請求範囲第１項において、左信号および
右信号出力に各々別の可変利得増幅器を設け、前
記フエイズロツクドループ回路内の位相検波器出
力の直流電圧で該可変利得増幅器の利得を制御す
ることで、複合信号と同期検波用２信号との位相
差によつて生じる出力変動を軽減することを特徴
とするステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15637478A JPS5583360A (en) | 1978-12-20 | 1978-12-20 | Am stereophonic demodulator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15637478A JPS5583360A (en) | 1978-12-20 | 1978-12-20 | Am stereophonic demodulator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5583360A JPS5583360A (en) | 1980-06-23 |
| JPS6217423B2 true JPS6217423B2 (ja) | 1987-04-17 |
Family
ID=15626349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15637478A Granted JPS5583360A (en) | 1978-12-20 | 1978-12-20 | Am stereophonic demodulator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5583360A (ja) |
-
1978
- 1978-12-20 JP JP15637478A patent/JPS5583360A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5583360A (en) | 1980-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4234852A (en) | Coherent frequency shift key demodulator | |
| JPH0685710A (ja) | 受信機 | |
| US4371747A (en) | AM Stereophonic decoder | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| US4502148A (en) | FM Stereo demodulator for demodulating stereo signals directly from an FM intermediate frequency signal | |
| US4170716A (en) | AM stereo receiver with correction limiting | |
| JPS5853527B2 (ja) | 位相制御装置 | |
| EP0375717B1 (en) | A controlled oscillator | |
| JPS6217423B2 (ja) | ||
| CA1095992A (en) | Compatible am stereo broadcast system | |
| US4833416A (en) | QPSK/BPSK demodulator | |
| JPS61273005A (ja) | 振幅変調方式受信機 | |
| US4184046A (en) | Compatible single sideband system for AM stereo | |
| JPS6259941B2 (ja) | ||
| US4404428A (en) | Detector for sub signal of modulated AM stereophonic signal | |
| US4648114A (en) | AM stereo demodulator | |
| US3089095A (en) | Squelch circuits for stereophonic receivers | |
| JPS6239858B2 (ja) | ||
| US3089096A (en) | Stereophonic detector and matrixing circuit | |
| JPS6324675Y2 (ja) | ||
| JPH018024Y2 (ja) | ||
| JPH0580177B2 (ja) | ||
| JPS6248420B2 (ja) | ||
| JPS6338141B2 (ja) | ||
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency |