JPS6217429B2 - - Google Patents
Info
- Publication number
- JPS6217429B2 JPS6217429B2 JP53162559A JP16255978A JPS6217429B2 JP S6217429 B2 JPS6217429 B2 JP S6217429B2 JP 53162559 A JP53162559 A JP 53162559A JP 16255978 A JP16255978 A JP 16255978A JP S6217429 B2 JPS6217429 B2 JP S6217429B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- output
- circuit
- image quality
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003908 quality control method Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 18
- 239000000284 extract Substances 0.000 claims 4
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機の自動画質制御装
置に関するものである。
置に関するものである。
テレビジヨン受像機の画質制御装置は、一般に
は映像信号の高域成分を強調する様に構成されて
おり、好みの画質に制御できる。しかし、送られ
てくる画像の画質は必らずしも同一でなく、スタ
ジオ番組の様なシヤープな映像もあれば、フイル
ム番組の様なソフトな映像もある。更には受信環
境の影響により、ゴースト等により、チヤンネル
毎に大幅に画質が変化する場合があつて、視聴者
はその都度画質コントロールつまみを制御しなけ
ればならなかつた。
は映像信号の高域成分を強調する様に構成されて
おり、好みの画質に制御できる。しかし、送られ
てくる画像の画質は必らずしも同一でなく、スタ
ジオ番組の様なシヤープな映像もあれば、フイル
ム番組の様なソフトな映像もある。更には受信環
境の影響により、ゴースト等により、チヤンネル
毎に大幅に画質が変化する場合があつて、視聴者
はその都度画質コントロールつまみを制御しなけ
ればならなかつた。
本発明は上記欠点を解消するものであり、以下
その実施例を図面に基づいて設明する。
その実施例を図面に基づいて設明する。
第１図において、映像信号は画質制御回路１に
加えられるとともに、同期ゲート回路２に加えら
れらる。この同期ゲート回路２は同期部分を映像
信号の平均直流レベルの直流電圧におきかえるも
ので、映像信号の低域部および高域部の振幅検出
に対してじやまとなる部分を除く。該同期ゲート
回路２の出力を各々ハイパスフイルタ３、ローパ
スフイルタ４を通して高域部と低高域とに分離
し、各々を振幅検出回路５，６に入れて直流電圧
を得る。この振幅検出回路５，６の出力電圧差は
映像信号に含まれる低域部と高域部がバランスし
ているかどうか、高域又は低域ばかりに片寄つて
いないか判断するものであつて、この電圧差に応
じて前記画質制御回路１を制御してやれば常に一
定の、低域部と高域部の強度がバランスした画質
から得られる。そのため両検出信号を差動増幅器
７に入れて電圧差を求め、該差動増幅器７の出力
で前記画質制御回路１を制御する。
加えられるとともに、同期ゲート回路２に加えら
れらる。この同期ゲート回路２は同期部分を映像
信号の平均直流レベルの直流電圧におきかえるも
ので、映像信号の低域部および高域部の振幅検出
に対してじやまとなる部分を除く。該同期ゲート
回路２の出力を各々ハイパスフイルタ３、ローパ
スフイルタ４を通して高域部と低高域とに分離
し、各々を振幅検出回路５，６に入れて直流電圧
を得る。この振幅検出回路５，６の出力電圧差は
映像信号に含まれる低域部と高域部がバランスし
ているかどうか、高域又は低域ばかりに片寄つて
いないか判断するものであつて、この電圧差に応
じて前記画質制御回路１を制御してやれば常に一
定の、低域部と高域部の強度がバランスした画質
から得られる。そのため両検出信号を差動増幅器
７に入れて電圧差を求め、該差動増幅器７の出力
で前記画質制御回路１を制御する。
第２図に示す回路は、第１図に示す回路に比
べ、フイードバツク形にした点が異つている。こ
の動作は第１図に示す回路とほぼ同じであるが、
高域及び低域の振幅検出電圧が一定値になるまで
ループが動作するので、制御の精度が向上する。
第１図に示す回路も第２図に示す回路も、高域の
振幅検出回路５にバイアスコントロール回路８が
設けられているが、これは両者の検出電圧差のバ
イアス調整であつて、このバイアスをずらし、も
ともと高域が強調される様にしておけば、その点
を中心にして画質制御が働らき、種々の映像が来
てもその点になる様に制御する。この調整は従来
の画質コントロールつまみと同じ働きをするもの
である。
べ、フイードバツク形にした点が異つている。こ
の動作は第１図に示す回路とほぼ同じであるが、
高域及び低域の振幅検出電圧が一定値になるまで
ループが動作するので、制御の精度が向上する。
第１図に示す回路も第２図に示す回路も、高域の
振幅検出回路５にバイアスコントロール回路８が
設けられているが、これは両者の検出電圧差のバ
イアス調整であつて、このバイアスをずらし、も
ともと高域が強調される様にしておけば、その点
を中心にして画質制御が働らき、種々の映像が来
てもその点になる様に制御する。この調整は従来
の画質コントロールつまみと同じ働きをするもの
である。
以下、上記第１図および第２図に示す自動画質
制御装置に用いられている回路の具体回路例を説
明する。
制御装置に用いられている回路の具体回路例を説
明する。
第３図は画質制御回路１である。これはすでに
良く知られた直流制御の画質制御回路であつて、
Q1〜Q6はトランジスタ、R1〜R4は抵抗、C1はコ
ンデンサである。映像入力はトランジスタQ1、
Q2のベースに加えられ、トランジスタQ1のコレ
クタ電流はコンデンサC1により高域成分が強調
され、トランジスタQ2のコレクタ電流とも、ト
ランジスタQ3，Q4、Q5，Q6で配分比をかえられ
て、抵抗R3，R4で加算される。配分比は端子
Ａ、Ｂの電圧差で制御される。端子Ａの電位が端
子Ｂの電位より低ければ、トランジスタQ1のコ
レクタ電流は抵抗R4を流れ、出力には高域の強
調された映像信号が得られる。高ければ逆にな
る。
良く知られた直流制御の画質制御回路であつて、
Q1〜Q6はトランジスタ、R1〜R4は抵抗、C1はコ
ンデンサである。映像入力はトランジスタQ1、
Q2のベースに加えられ、トランジスタQ1のコレ
クタ電流はコンデンサC1により高域成分が強調
され、トランジスタQ2のコレクタ電流とも、ト
ランジスタQ3，Q4、Q5，Q6で配分比をかえられ
て、抵抗R3，R4で加算される。配分比は端子
Ａ、Ｂの電圧差で制御される。端子Ａの電位が端
子Ｂの電位より低ければ、トランジスタQ1のコ
レクタ電流は抵抗R4を流れ、出力には高域の強
調された映像信号が得られる。高ければ逆にな
る。
第４図は同期ゲートであり、R5は抵抗、C2は
コンデンサ、SW1，SW2はアナログスイツチ、
INVはインバータである。映像入力はアナログス
イツチSW1に加えられるとともに抵抗R5および
コンデンサC2からなるフイルタに加えられる。
このフイルタの時定数は映像信号のくりかえし周
波数より十分大きくしておいて、映像の平均直流
電圧を得るようにしておく、その出力はアナログ
スイツチSW2に加えられ、アナログ両スイツチ
SW1，SW2の出力は共通にされて出力となる。こ
のアナログスイツチSW1，SW2は水平パルスや、
同期信号パルスにより開閉が制御され、パルスが
入つていない時はアナログスイツチSW1がON、
アナログスイツチSW2がOFFで映像が伝えら
れ、パルス期間はアナログスイツチSW1が
OFF、アナログスイツチSW2がONで映像の平均
直流レベルが伝えられ同期部分が抜き取られる。
コンデンサ、SW1，SW2はアナログスイツチ、
INVはインバータである。映像入力はアナログス
イツチSW1に加えられるとともに抵抗R5および
コンデンサC2からなるフイルタに加えられる。
このフイルタの時定数は映像信号のくりかえし周
波数より十分大きくしておいて、映像の平均直流
電圧を得るようにしておく、その出力はアナログ
スイツチSW2に加えられ、アナログ両スイツチ
SW1，SW2の出力は共通にされて出力となる。こ
のアナログスイツチSW1，SW2は水平パルスや、
同期信号パルスにより開閉が制御され、パルスが
入つていない時はアナログスイツチSW1がON、
アナログスイツチSW2がOFFで映像が伝えら
れ、パルス期間はアナログスイツチSW1が
OFF、アナログスイツチSW2がONで映像の平均
直流レベルが伝えられ同期部分が抜き取られる。
第５図は振幅検出回路５，６の一例であり、
Q7〜Q13はトランジスタ、R6〜R8は抵抗、C3，
C4はコンデンサである。この回路はIC回路でよ
く知られた位相検波回路であるが、入力端子Ｃ及
び入力端子Ｄに同一信号を加えれば同相検波つま
り全波整流された事になつて、抵抗R8およびコ
ンデンサC4で平滑すれば、入力振幅に対応した
直流電位が得られる。この出力を前記差動増幅器
７に入れ、該差動増幅器７の出力を第３図に示す
画質制御回路１の端子Ａ，Ｂに入力して、該画質
制御回路１を働らかすのである。
Q7〜Q13はトランジスタ、R6〜R8は抵抗、C3，
C4はコンデンサである。この回路はIC回路でよ
く知られた位相検波回路であるが、入力端子Ｃ及
び入力端子Ｄに同一信号を加えれば同相検波つま
り全波整流された事になつて、抵抗R8およびコ
ンデンサC4で平滑すれば、入力振幅に対応した
直流電位が得られる。この出力を前記差動増幅器
７に入れ、該差動増幅器７の出力を第３図に示す
画質制御回路１の端子Ａ，Ｂに入力して、該画質
制御回路１を働らかすのである。
以上説明したように、本発明にかかる自動画質
制御装置によれば、常に一定の、低域部と高域部
の強度がバランスした画質を得ることができる。
また、ハイパスフイルタの出力が入力される第２
の振幅検出回路のバイアスを調整することのでき
るバイアスコントロール回路を設けることによ
り、好みの高域部が強調された映像をも得ること
ができる。
制御装置によれば、常に一定の、低域部と高域部
の強度がバランスした画質を得ることができる。
また、ハイパスフイルタの出力が入力される第２
の振幅検出回路のバイアスを調整することのでき
るバイアスコントロール回路を設けることによ
り、好みの高域部が強調された映像をも得ること
ができる。
図面は本発明の実施例を示し、第１図および第
２図はそのブロツク図、第３図は画質制御回路の
一具体回路例を示す回路図、第４図は同期ゲート
回路の一具体回路例を示す回路図、第５図は振幅
検出回路の一具体回路例を示す回路図である。 １…画質制御回路、２…同期ゲート回路、３…
ハイパスフイルタ、４…ローパスフイルタ、５，
６…振幅検出回路、７…差動増幅器。
２図はそのブロツク図、第３図は画質制御回路の
一具体回路例を示す回路図、第４図は同期ゲート
回路の一具体回路例を示す回路図、第５図は振幅
検出回路の一具体回路例を示す回路図である。 １…画質制御回路、２…同期ゲート回路、３…
ハイパスフイルタ、４…ローパスフイルタ、５，
６…振幅検出回路、７…差動増幅器。
Claims (1)
- 【特許請求の範囲】 １ 映像信号から同期信号部分を抜き取る同期ゲ
ート回路と、前記同期ゲート回路の出力信号より
低域成分と高域成分を分離して取り出すローパス
フイルタおよびハイパスフイルタと、前記ローパ
スフイルタ、ハイパスフイルタの各出力信号より
おのおのの平均振幅を検出する第１および第２の
振幅検出回路と、前記ハイパスフイルタの出力を
入力とする第２の振幅検出回路のバイアス調整を
行うバイアスコントロール回路と、前記第１およ
び第２の振幅検出回路の各出力直流電圧を入力し
この両電圧の差電圧を出力する差動増幅器とを備
え、前記差動増幅器の出力電圧によつて前記映像
信号の高域成分を強調する画質制御回路を制御す
る構成とした自動画質制御装置。 ２ 映像信号の高域成分を強調する画質制御回路
を通した映像信号から同期信号を抜き取る同期ゲ
ート回路と、前記同期ゲート回路の出力信号より
低域成分と高域成分を分離して取り出すローパス
フイルタおよびハイパスフイルタと、前記ローパ
スフイルタ、ハイパスフイルタの各出力信号より
おのおのの平均振幅を検出する第１および第２の
振幅検出回路と、前記ハイパスフイルタの出力を
入力とする第２の振幅検出回路のバイアス調整を
行うバイアスコントロール回路と、前記第１およ
び第２の振幅検出回路の各出力直流電圧を入力
し、この両電圧の差電圧を出力する差動増幅器と
を備え、前記差動増幅器の出力電圧によつて前記
画質制御回路を制御するように構成した自動画質
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255978A JPS5588476A (en) | 1978-12-26 | 1978-12-26 | Automatic picture quality controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255978A JPS5588476A (en) | 1978-12-26 | 1978-12-26 | Automatic picture quality controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588476A JPS5588476A (en) | 1980-07-04 |
| JPS6217429B2 true JPS6217429B2 (ja) | 1987-04-17 |
Family
ID=15756880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16255978A Granted JPS5588476A (en) | 1978-12-26 | 1978-12-26 | Automatic picture quality controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5588476A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214584A (ja) * | 1985-07-12 | 1987-01-23 | Canon Inc | 撮像装置 |
| JPH04101578A (ja) * | 1990-08-21 | 1992-04-03 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機の輝度信号輪郭補正回路 |
| JP2865853B2 (ja) * | 1990-11-28 | 1999-03-08 | 株式会社日立製作所 | 波形等化装置 |
-
1978
- 1978-12-26 JP JP16255978A patent/JPS5588476A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588476A (en) | 1980-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079097A1 (en) | Auto-tuned frequency discriminator | |
| US4068257A (en) | Color video signal recording and/or reproducing system | |
| GB2035730A (en) | Televisions receivers | |
| US3597639A (en) | Phase shift circuits | |
| JPS626389B2 (ja) | ||
| JPS6217429B2 (ja) | ||
| US4496978A (en) | Noise detecting circuit and television receiver employing the same | |
| CA1091340A (en) | Television receiver having a synchronous detection circuit and a frequency deviation-detection circuit | |
| EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
| US4604646A (en) | Video processing circuit | |
| US20080002066A1 (en) | Picture signal detecting apparatus | |
| JPH04263594A (ja) | Ｓｅｃａｍ方式デコーダ | |
| JPH0249060B2 (ja) | ||
| US5122865A (en) | Chroma key signal generator for a video editing apparatus | |
| US3833823A (en) | Signal processing circuit for a color television receiver | |
| JPS6014556B2 (ja) | 制御発振器 | |
| JPH046303B2 (ja) | ||
| KR850000272Y1 (ko) | 텔레비젼 수상기 | |
| JPS6111517B2 (ja) | ||
| JPS63158975A (ja) | テレビジヨン受像機の同期回路 | |
| EP0680228B1 (en) | Video signal processing circuit | |
| JPS6317274B2 (ja) | ||
| JPS60109303A (ja) | Ｆｍ復調回路 | |
| JPS6244757B2 (ja) | ||
| US4459552A (en) | Low-noise video preamplifier |