JPH0249060B2 - - Google Patents
Info
- Publication number
- JPH0249060B2 JPH0249060B2 JP54154661A JP15466179A JPH0249060B2 JP H0249060 B2 JPH0249060 B2 JP H0249060B2 JP 54154661 A JP54154661 A JP 54154661A JP 15466179 A JP15466179 A JP 15466179A JP H0249060 B2 JPH0249060 B2 JP H0249060B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillator
- output
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
この発明はVTRの再生系に設けられたたAPC
回路などに適用して好適な可変発振回路に関す
る。 カラー映像信号のうち搬送色信号（クロマ信
号）を低域変換した上で例えばFM変調された輝
度信号に重畳して記録するようにしたVTRでは、
その再生系にクロマ信号をもとの周波数に変換す
るための周波数変換回路が設けられているが、こ
の周波数変換回路には再生クロマ信号のほかに周
波数変換用のキヤリヤ信号が供給される。 この周波数変換用のキヤリア信号は第１図に示
すようなAPC回路１０によつて形成される。図
において、端子１には周波数変換された再生クロ
マ信号より分離されたバースト信号SB（3.58MHz）
が供給され、これは基準発振器２より得られた基
準出力SR（3.58MHz）と位相比較器３で位相比較
され、その比較出力はローパスフイルタ４にて制
御電圧VCに変換され、この制御電圧VCは可変周
波数発振器５に供給されて、制御電圧VCに応じ
た周波数（3.58MHz＋ジツタ成分）が得られる。 これは低域変換用の信号SL（この例では688K
Hz）と共に周波数変換回路６に供給されて、所定
の周波数（4.27MHz）を有するキヤリヤ信号SCに
変換され、そしてこれが再生クロマ信号（688K
Hz）の伝送路に設けられた周波数変換回路（図示
しない）にキヤリヤ信号として供給される。 なお、８は低域信号SLを得る発振器（可変型）
である。 さて、このように構成されたAPC回路１０で
は基準発振器２及び可変発振器５ともに発振素子
として水晶振動子２ａ，５ａが使用されている
が、可変発振器５の発振素子として水晶振動子５
ａを使用すると、この発振器の制御感度が一般に
低いので、色相が大幅に変化したようなときに
は、極く短時間のうちにもとの色相に補正するが
困難になる。 これに対し、低域用の発振器８などに用いられ
ている弛張発振器など（ただし、水晶発振器は除
く）は一般に制御感度が高く、数10kHz程度まで
周波数を可変することができるため、これを可変
発振器５として使用することも考えられるが、こ
れを使用すると制御感度があまり高過ぎるという
問題と、発振周波数のドリフトの問題が生ずる。 前者の問題点は周波数可変範囲が数10kHzある
ために、fH（15.75kHz）ごとにAPCループのロツ
ク点が存在することである。後者の問題点は弛張
発振器などの発振素子であるＣ、Ｒなどのバラツ
キや発振器の温度特性などの要因で、発振周波数
が大幅に変動（数100kHzのオーダー）してしま
うことである。このように周波数が変動するもの
では上述の可変発振器５として使用に耐えうるも
のではない。 前者に対しては制御電圧VCを適当に減衰させ
た上で供給すれば制御感度が低くなるので別段問
題はない。これに対し、後者の問題点はそう簡単
には解決できない。 そこで、この発明では制御感度の高い可変発振
器を使用した場合に生ずる周波数ドリフトの問題
を、比較的簡単な構成をもつて解決したものであ
る。 続いて、この発明の一例を上述した記録方式を
採るVTRに適用した場合につき、第２図以下を
参照して説明する。 第２図はこの発明に係る可変発振回路の一例を
示す系統図であつて、可変発振器５としては上述
したように水晶発振器を除く発振器（エミツタ結
合型マルチバイブレータなどの可変弛張発振器、
セラミツクフイルタを使用した可変発振器など）
が使用される。そして、この可変発振器５に供給
される制御電圧VCによつて可変される発振周波
数の最大値が±15kHzを越えないように制御感度
が調整される。例えば、±10kHz程度に調整され
る。 この発明では基準出力SRと可変発振器５の発振
出力SOとの周波数の差を検出する検出回路２０が
設けられる。この検出回路２０は第３図で示すよ
うに周波数差Δfに比例した検出出力（電圧）VD
を得るためのもので、検出出力VDは制御電圧VC
と共に高利得の差動増幅器２１に供給され、差動
出力VYにはローパスフイルタ２２を通じて制御
感度調整用のアンプ２３に供給され、ここで得ら
れた出力電圧VXは、加算器２４にて上述の制御
電圧VCに加算された上で可変発振器５に供給さ
れる。 さて、APC回路として使用されるこの可変発
振回路１０をこのように構成した場合、可変発振
器５の発振周波数fVと制御電圧VC，VXとの関係
は(1)式のようになり、また検出回路２０の検出出
力VDと周波数差Δfとの関係は(2)式のようになる。 fV＝RR＋K1VC＋K2VX＋fe ………(1) VD＝K3Δf＝K3（fV−fR） ………(2) ここに、 K1：制御電圧VCの端子からみた可変発振器５の
変調感度 K2：制御電圧VXの端子からみた可変発振器５の
変調感度、K2＞K1 K3：検出回路２０の復調感度 fe：ドリフトによるエラー周波数（ドリフト周波
数） (1)式より VC＝１／K1（fV−fR−K2VX−fe） ………(3) また、差動出力VYは VY＝K4（VC−VD） ………(4) ここに、 K4：差動増幅器２１のゲイン (4)式に(2)、(3)式を代入して整理すると、(5)式の
ようになる。 VY＝K4（１／K1−K3）（fV−fR） −K4／K1（K2VX＋fe） ………(5) ここで、変調感度K1と復調感度K3の積を K1・K3＝１ ………(6) のように選定すれば、(5)式は VY＝−K4／K1（K2VX−fe） ………(7) となる。また、直流的には、VX＝VYであるから、 VX＝−K4／K1＋K2K4・fe ………(8) 今、アンプゲインK4が十分大きいときは、(8)
式は VX＝−１／K2・fe ………(9) となつて、これより(1)式は fV＝fR＋K1VC＋K2（−１／K2fe）＋fe ＝fR＋K1VC ………(10) となつて、ドリフトによる発振周波数fVの変動が
除去される。 なお、(6)式の条件が若干ずれたときには可変発
振器５の中心周波数3.58MHzが若干ずれた状態で
安定する。 このように、可変発振器５の発振出力SOと基準
出力SRとの周波数差Δfに基づく検出出力VDを求
め、これが制御電圧VCに等しくなるように可変
発振器５を制御すれば、可変発振器５のドリフト
による発振周波数fVの変動を除去することができ
る。 すなわち、制御電圧VCが一定のとき、発振周
波数fVがドリフトによつてΔfVだけ変動すると、
検出出力VDはΔfVに比例してΔVDだけ増加し、そ
のため差動出力VYは−ΔVYだけ減少する。この
減少に伴つて制御用の出力電圧VXも−ΔVXだけ
減るために発振周波数fVの変動分ΔfVが零になる。 この状態で制御電圧VCが変化すれば、(10)式よ
り明らかなように、その変化分に応じて発振周波
数fVが制御されることになる。 また、制御電圧VCが、検出回路２０の応答速
度より速い交流成分を含んでいるときは差動増幅
器２１の出力VYは零にはならないが、ローパス
フイルタ２２の時定数を長く選んでおけば、可変
発振器５に対し外乱を与えることはない。そし
て、制御電圧VCと検出出力VDが平均値同士が一
致するように制御電圧VXが制御され、これによ
つて発振器周波数fVは常に基準周波数fRに等しく
なる。 ところで、上述した周波数差を検出するための
検出回路２０は第４図で示すように構成すること
によつて第３図のような特性をもつ検出出力VD
を得ることができる。 この第４図において、フリツプフロツプ回路３
０のセツト端子Ｓに発振出力SO（第５図Ｂ）が供
給され、リセツト端子Ｒに基準出力SR（同図Ａ）
が供給されて同図Ｃのパルス出力Paが形成され、
これがローパスフイルタ３１にて平滑され、その
出力Pb（同図Ｄ）が微分回路３２に供給される。 発振周波数fVが基準周波数fRに比し低い場合と
高い場合とでは微分パルスPcの極性が相異する。 微分パルスPcは正のスライスレベルL1に選定
された第１のスライス回路３３Ａに供給されて同
図Ｆのスライス出力Pd1が形成され、そして負の
スライスレベルL2に選定された第２のスライス
回路３３Ｂにて同図Ｇのスライス出力Pd2が形成
される。これらは夫々モノステーブルマルチバイ
ブレータ３４Ａ，３４Ｂにて所定幅のパルス出力
Pe1，Pe2（同図Ｈ，Ｉ）となされたのち、合成回
路３５において出力Pe1，Pe2のレベル通りに合
成される。パルス出力Pe1，Pe2の基準レベルを
Eoとするならば合成出力Pfは同図Ｊの如くなる。 従つて、この合成出力Pfをローパスフイルタ
３６にて平滑すれば、発振周波数fVと基準周波数
fRとの周波数差に対応した直流出力（検出出力）
VD（同図Ｊ）が得られる。このように第４図に示
す構成にすれば第３図で示すような周波数差−検
出出力特性が得られる。 なお、この第４図において、マルチバイブレー
タ３４Ａ，３４Ｂは省略してもよい。 第６図及び第７図は合成回路３５の具体例であ
る。 第６図は電流回路として構成した場合であつ
て、一対の単位電流源４０，４１が並列接続さ
れ、その一方より出力端子３５ａが導出される。
そして一対のパルス出力Pe1，Pe2が電流源制御
用のデコーダ４３に供給されて、このデコード出
力によつて電流源４０，４１のオン、オフが所望
の如く制御される。 例えば、第５図のように、fR＞fVのとき検出出
力VDが最大となり、fR＜fVで最小となるようにす
るには、fR＞fVのとき、電流源４０，４１が共に
オンとなり、fR＜fVのとき共にオフとなり、fR＝
fVのとき電流源４０，４１のいずれか一方のみオ
ンとなるように論理回路を組めばよい。 第７図は合成回路３５を電圧回路として構成し
た場合であつて、３値例えば4V−6V−8Vを出力
する基準電圧源５０とスイツチング回路５１を有
し、このスイツチング回路５１は図のように、フ
リツプフロツプ回路５６、オア回路５７そしてデ
コーダ５８で構成された制御回路５５の出力で所
望の如く制御される。論理動作の一例を（表−
１）に示す。
回路などに適用して好適な可変発振回路に関す
る。 カラー映像信号のうち搬送色信号（クロマ信
号）を低域変換した上で例えばFM変調された輝
度信号に重畳して記録するようにしたVTRでは、
その再生系にクロマ信号をもとの周波数に変換す
るための周波数変換回路が設けられているが、こ
の周波数変換回路には再生クロマ信号のほかに周
波数変換用のキヤリヤ信号が供給される。 この周波数変換用のキヤリア信号は第１図に示
すようなAPC回路１０によつて形成される。図
において、端子１には周波数変換された再生クロ
マ信号より分離されたバースト信号SB（3.58MHz）
が供給され、これは基準発振器２より得られた基
準出力SR（3.58MHz）と位相比較器３で位相比較
され、その比較出力はローパスフイルタ４にて制
御電圧VCに変換され、この制御電圧VCは可変周
波数発振器５に供給されて、制御電圧VCに応じ
た周波数（3.58MHz＋ジツタ成分）が得られる。 これは低域変換用の信号SL（この例では688K
Hz）と共に周波数変換回路６に供給されて、所定
の周波数（4.27MHz）を有するキヤリヤ信号SCに
変換され、そしてこれが再生クロマ信号（688K
Hz）の伝送路に設けられた周波数変換回路（図示
しない）にキヤリヤ信号として供給される。 なお、８は低域信号SLを得る発振器（可変型）
である。 さて、このように構成されたAPC回路１０で
は基準発振器２及び可変発振器５ともに発振素子
として水晶振動子２ａ，５ａが使用されている
が、可変発振器５の発振素子として水晶振動子５
ａを使用すると、この発振器の制御感度が一般に
低いので、色相が大幅に変化したようなときに
は、極く短時間のうちにもとの色相に補正するが
困難になる。 これに対し、低域用の発振器８などに用いられ
ている弛張発振器など（ただし、水晶発振器は除
く）は一般に制御感度が高く、数10kHz程度まで
周波数を可変することができるため、これを可変
発振器５として使用することも考えられるが、こ
れを使用すると制御感度があまり高過ぎるという
問題と、発振周波数のドリフトの問題が生ずる。 前者の問題点は周波数可変範囲が数10kHzある
ために、fH（15.75kHz）ごとにAPCループのロツ
ク点が存在することである。後者の問題点は弛張
発振器などの発振素子であるＣ、Ｒなどのバラツ
キや発振器の温度特性などの要因で、発振周波数
が大幅に変動（数100kHzのオーダー）してしま
うことである。このように周波数が変動するもの
では上述の可変発振器５として使用に耐えうるも
のではない。 前者に対しては制御電圧VCを適当に減衰させ
た上で供給すれば制御感度が低くなるので別段問
題はない。これに対し、後者の問題点はそう簡単
には解決できない。 そこで、この発明では制御感度の高い可変発振
器を使用した場合に生ずる周波数ドリフトの問題
を、比較的簡単な構成をもつて解決したものであ
る。 続いて、この発明の一例を上述した記録方式を
採るVTRに適用した場合につき、第２図以下を
参照して説明する。 第２図はこの発明に係る可変発振回路の一例を
示す系統図であつて、可変発振器５としては上述
したように水晶発振器を除く発振器（エミツタ結
合型マルチバイブレータなどの可変弛張発振器、
セラミツクフイルタを使用した可変発振器など）
が使用される。そして、この可変発振器５に供給
される制御電圧VCによつて可変される発振周波
数の最大値が±15kHzを越えないように制御感度
が調整される。例えば、±10kHz程度に調整され
る。 この発明では基準出力SRと可変発振器５の発振
出力SOとの周波数の差を検出する検出回路２０が
設けられる。この検出回路２０は第３図で示すよ
うに周波数差Δfに比例した検出出力（電圧）VD
を得るためのもので、検出出力VDは制御電圧VC
と共に高利得の差動増幅器２１に供給され、差動
出力VYにはローパスフイルタ２２を通じて制御
感度調整用のアンプ２３に供給され、ここで得ら
れた出力電圧VXは、加算器２４にて上述の制御
電圧VCに加算された上で可変発振器５に供給さ
れる。 さて、APC回路として使用されるこの可変発
振回路１０をこのように構成した場合、可変発振
器５の発振周波数fVと制御電圧VC，VXとの関係
は(1)式のようになり、また検出回路２０の検出出
力VDと周波数差Δfとの関係は(2)式のようになる。 fV＝RR＋K1VC＋K2VX＋fe ………(1) VD＝K3Δf＝K3（fV−fR） ………(2) ここに、 K1：制御電圧VCの端子からみた可変発振器５の
変調感度 K2：制御電圧VXの端子からみた可変発振器５の
変調感度、K2＞K1 K3：検出回路２０の復調感度 fe：ドリフトによるエラー周波数（ドリフト周波
数） (1)式より VC＝１／K1（fV−fR−K2VX−fe） ………(3) また、差動出力VYは VY＝K4（VC−VD） ………(4) ここに、 K4：差動増幅器２１のゲイン (4)式に(2)、(3)式を代入して整理すると、(5)式の
ようになる。 VY＝K4（１／K1−K3）（fV−fR） −K4／K1（K2VX＋fe） ………(5) ここで、変調感度K1と復調感度K3の積を K1・K3＝１ ………(6) のように選定すれば、(5)式は VY＝−K4／K1（K2VX−fe） ………(7) となる。また、直流的には、VX＝VYであるから、 VX＝−K4／K1＋K2K4・fe ………(8) 今、アンプゲインK4が十分大きいときは、(8)
式は VX＝−１／K2・fe ………(9) となつて、これより(1)式は fV＝fR＋K1VC＋K2（−１／K2fe）＋fe ＝fR＋K1VC ………(10) となつて、ドリフトによる発振周波数fVの変動が
除去される。 なお、(6)式の条件が若干ずれたときには可変発
振器５の中心周波数3.58MHzが若干ずれた状態で
安定する。 このように、可変発振器５の発振出力SOと基準
出力SRとの周波数差Δfに基づく検出出力VDを求
め、これが制御電圧VCに等しくなるように可変
発振器５を制御すれば、可変発振器５のドリフト
による発振周波数fVの変動を除去することができ
る。 すなわち、制御電圧VCが一定のとき、発振周
波数fVがドリフトによつてΔfVだけ変動すると、
検出出力VDはΔfVに比例してΔVDだけ増加し、そ
のため差動出力VYは−ΔVYだけ減少する。この
減少に伴つて制御用の出力電圧VXも−ΔVXだけ
減るために発振周波数fVの変動分ΔfVが零になる。 この状態で制御電圧VCが変化すれば、(10)式よ
り明らかなように、その変化分に応じて発振周波
数fVが制御されることになる。 また、制御電圧VCが、検出回路２０の応答速
度より速い交流成分を含んでいるときは差動増幅
器２１の出力VYは零にはならないが、ローパス
フイルタ２２の時定数を長く選んでおけば、可変
発振器５に対し外乱を与えることはない。そし
て、制御電圧VCと検出出力VDが平均値同士が一
致するように制御電圧VXが制御され、これによ
つて発振器周波数fVは常に基準周波数fRに等しく
なる。 ところで、上述した周波数差を検出するための
検出回路２０は第４図で示すように構成すること
によつて第３図のような特性をもつ検出出力VD
を得ることができる。 この第４図において、フリツプフロツプ回路３
０のセツト端子Ｓに発振出力SO（第５図Ｂ）が供
給され、リセツト端子Ｒに基準出力SR（同図Ａ）
が供給されて同図Ｃのパルス出力Paが形成され、
これがローパスフイルタ３１にて平滑され、その
出力Pb（同図Ｄ）が微分回路３２に供給される。 発振周波数fVが基準周波数fRに比し低い場合と
高い場合とでは微分パルスPcの極性が相異する。 微分パルスPcは正のスライスレベルL1に選定
された第１のスライス回路３３Ａに供給されて同
図Ｆのスライス出力Pd1が形成され、そして負の
スライスレベルL2に選定された第２のスライス
回路３３Ｂにて同図Ｇのスライス出力Pd2が形成
される。これらは夫々モノステーブルマルチバイ
ブレータ３４Ａ，３４Ｂにて所定幅のパルス出力
Pe1，Pe2（同図Ｈ，Ｉ）となされたのち、合成回
路３５において出力Pe1，Pe2のレベル通りに合
成される。パルス出力Pe1，Pe2の基準レベルを
Eoとするならば合成出力Pfは同図Ｊの如くなる。 従つて、この合成出力Pfをローパスフイルタ
３６にて平滑すれば、発振周波数fVと基準周波数
fRとの周波数差に対応した直流出力（検出出力）
VD（同図Ｊ）が得られる。このように第４図に示
す構成にすれば第３図で示すような周波数差−検
出出力特性が得られる。 なお、この第４図において、マルチバイブレー
タ３４Ａ，３４Ｂは省略してもよい。 第６図及び第７図は合成回路３５の具体例であ
る。 第６図は電流回路として構成した場合であつ
て、一対の単位電流源４０，４１が並列接続さ
れ、その一方より出力端子３５ａが導出される。
そして一対のパルス出力Pe1，Pe2が電流源制御
用のデコーダ４３に供給されて、このデコード出
力によつて電流源４０，４１のオン、オフが所望
の如く制御される。 例えば、第５図のように、fR＞fVのとき検出出
力VDが最大となり、fR＜fVで最小となるようにす
るには、fR＞fVのとき、電流源４０，４１が共に
オンとなり、fR＜fVのとき共にオフとなり、fR＝
fVのとき電流源４０，４１のいずれか一方のみオ
ンとなるように論理回路を組めばよい。 第７図は合成回路３５を電圧回路として構成し
た場合であつて、３値例えば4V−6V−8Vを出力
する基準電圧源５０とスイツチング回路５１を有
し、このスイツチング回路５１は図のように、フ
リツプフロツプ回路５６、オア回路５７そしてデ
コーダ５８で構成された制御回路５５の出力で所
望の如く制御される。論理動作の一例を（表−
１）に示す。
【表】
第８図はVTRの再生系のAPC回路にこの発明
を適用した場合であつて、端子１には記録すべき
カラー映像信号より分離されたバースト信号SB′
が供給される。端子７に得られたキヤリヤ信号SC
はクロマ信号（3.58MHz）の伝送路に設けられた
周波数変換回路（図示せず）に供給されて、クロ
マ信号が所望の如く低域変換される。このような
場合においても可変発振器５としてのドリフトの
あるいは発振器を使用してもドリフト周波数を１
〜2kHzに抑えることができる。 以上説明したように、この発明は、周波数差検
出回路２０の出力VDから直流分すなわち電圧VC
をとり除いて、周波数の変動分のみをとり出し
て、それを増幅した後に電圧VCに加算して、
VCOに供給するように構成されているので、回
路定数のバラツキや温度特性による、小さな周波
数変動でさえも、これを除去して、VCOの発振
周波数を安定化できるという効果を有する。また
可変発振器５として水晶発振器を使用しないでも
APC回路を構成することができる。そのために、
可変発振器５の制御感度を水晶発振器を使用した
ときに比べ数倍高くすることができるため、引き
込み時間が短かくなり、色相が大幅に変化しても
これを極く短時間のうちに補正することができ
る。すなわち、例えば、VTRの搬送色信号の周
波数変換用信号の形成回路に使用すると、その効
果は顕著である。 また、この構成によれば、使用する水晶振動子
の数を１個少なくでき、、そしてドリフトが少な
いので15kHzごとに存在するAPCループのミスロ
ツクポイントがなくなる。そして、この構成によ
れば可変発振器５の制御感度を自由に選べる特徴
がある。
を適用した場合であつて、端子１には記録すべき
カラー映像信号より分離されたバースト信号SB′
が供給される。端子７に得られたキヤリヤ信号SC
はクロマ信号（3.58MHz）の伝送路に設けられた
周波数変換回路（図示せず）に供給されて、クロ
マ信号が所望の如く低域変換される。このような
場合においても可変発振器５としてのドリフトの
あるいは発振器を使用してもドリフト周波数を１
〜2kHzに抑えることができる。 以上説明したように、この発明は、周波数差検
出回路２０の出力VDから直流分すなわち電圧VC
をとり除いて、周波数の変動分のみをとり出し
て、それを増幅した後に電圧VCに加算して、
VCOに供給するように構成されているので、回
路定数のバラツキや温度特性による、小さな周波
数変動でさえも、これを除去して、VCOの発振
周波数を安定化できるという効果を有する。また
可変発振器５として水晶発振器を使用しないでも
APC回路を構成することができる。そのために、
可変発振器５の制御感度を水晶発振器を使用した
ときに比べ数倍高くすることができるため、引き
込み時間が短かくなり、色相が大幅に変化しても
これを極く短時間のうちに補正することができ
る。すなわち、例えば、VTRの搬送色信号の周
波数変換用信号の形成回路に使用すると、その効
果は顕著である。 また、この構成によれば、使用する水晶振動子
の数を１個少なくでき、、そしてドリフトが少な
いので15kHzごとに存在するAPCループのミスロ
ツクポイントがなくなる。そして、この構成によ
れば可変発振器５の制御感度を自由に選べる特徴
がある。
第１図は従来のAPC回路の一例を示す系統図、
第２図及び第８図はこの発明に係る発振回路を再
生系及び記録系のAPC回路に適用した場合の一
例を示す系統図、第３図は周波数差検出回路の特
性図、第４図は周波数差検出回路の一例を示す系
統図、第５図はその動作説明に供する波形図、第
６図及び第７図は合成回路の具体例を示す接続図
である。 ２は基準発振器、５は可変発振器、６は周波数
変換回路、２０は周波数差検出回路、VC，VXは
制御電圧である。
第２図及び第８図はこの発明に係る発振回路を再
生系及び記録系のAPC回路に適用した場合の一
例を示す系統図、第３図は周波数差検出回路の特
性図、第４図は周波数差検出回路の一例を示す系
統図、第５図はその動作説明に供する波形図、第
６図及び第７図は合成回路の具体例を示す接続図
である。 ２は基準発振器、５は可変発振器、６は周波数
変換回路、２０は周波数差検出回路、VC，VXは
制御電圧である。
Claims (1)
- 【特許請求の範囲】 １ (a) 入力制御電圧に基づいて発振周波数が制
御される、水晶発振器に比べ発振周波数が変動
しやすい可変発振器５と、 (b) この可変発振器よりの出力信号と基準発振器
よりの出力信号との周波数差を検出する周波数
検出回路２０と、 (c) 上記入力制御電圧と上記検出回路よりの上記
周波数差に応じた検出出力電圧との差をとり、
それを増幅する差動増幅回路２１と、 (d) この差動増幅回路よりの出力電圧と上記入力
制御電圧とを加算する加算回路２４とからなり (e) この加算回路よりの出力信号が上記可変発振
器に供給されて、上記入力制御電圧に基づいて
発振周波数が定められるとともにこの可変発振
器の発振周波数の変動が補正されるようにした
可変発振回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15466179A JPS5676636A (en) | 1979-11-29 | 1979-11-29 | Variable oscillation circuit |
| GB8038131A GB2065395B (en) | 1979-11-29 | 1980-11-27 | Frequency controlled signal generating circuit arrangements |
| US06/211,112 US4388596A (en) | 1979-11-29 | 1980-11-28 | Frequency controlled signal generating circuit |
| FR8025373A FR2471087A1 (fr) | 1979-11-29 | 1980-11-28 | Generateur de signal commande en frequence |
| DE19803044921 DE3044921A1 (de) | 1979-11-29 | 1980-11-28 | Schaltung zur erzeugung eines frequenzgeregelten signals |
| NL8006540A NL8006540A (nl) | 1979-11-29 | 1980-12-01 | Schakeling voor opwekking van een met een ingangs- signaal synchroon, frequentiegeregeld signaal. |
| AT5855/80A AT392861B (de) | 1979-11-29 | 1980-12-01 | Schaltungsanordnung zum synchronen erzeugen eines frequenzgeregelten signals mit einem eingangssignal |
| CA000365872A CA1157537A (en) | 1979-11-29 | 1980-12-01 | Frequency controlled signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15466179A JPS5676636A (en) | 1979-11-29 | 1979-11-29 | Variable oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676636A JPS5676636A (en) | 1981-06-24 |
| JPH0249060B2 true JPH0249060B2 (ja) | 1990-10-29 |
Family
ID=15589116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15466179A Granted JPS5676636A (en) | 1979-11-29 | 1979-11-29 | Variable oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5676636A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989037A (ja) * | 1982-11-12 | 1984-05-23 | Victor Co Of Japan Ltd | フエ−ズ・ロツクド・ル−プ回路 |
| JPH0669231B2 (ja) * | 1984-09-19 | 1994-08-31 | 三洋電機株式会社 | 周波数安定化発振器 |
| JPS63151881A (ja) * | 1986-12-16 | 1988-06-24 | Furuno Electric Co Ltd | 位相復調器 |
| JPS63252014A (ja) * | 1987-04-08 | 1988-10-19 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期方式 |
| US4929918A (en) * | 1989-06-07 | 1990-05-29 | International Business Machines Corporation | Setting and dynamically adjusting VCO free-running frequency at system level |
| JP4833874B2 (ja) * | 2007-01-23 | 2011-12-07 | 日清製粉株式会社 | 排出ハッチ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543300B2 (ja) * | 1972-06-30 | 1980-11-05 | ||
| JPS5260052A (en) * | 1975-11-12 | 1977-05-18 | Fujitsu Ltd | Phase control circuit featuring self-run frequency setting medium |
-
1979
- 1979-11-29 JP JP15466179A patent/JPS5676636A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676636A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388596A (en) | Frequency controlled signal generating circuit | |
| JPH0787332B2 (ja) | フイルタ回路の時定数自動調整回路 | |
| US4196445A (en) | Time-base error correction | |
| EP0447210B1 (en) | Carrier reset FM modulator and method of frequency modulating video signals | |
| JPS62295591A (ja) | 色同期回路 | |
| JPH0249060B2 (ja) | ||
| US4405937A (en) | Chrominance signal reproducing apparatus | |
| US4110761A (en) | Color signal processing apparatus for video signal recording and reproducing system | |
| US6246440B1 (en) | Circuit for generating a reference signal | |
| KR970009066B1 (ko) | 위상 로크 루프 시스템 | |
| US4362906A (en) | FM Receiver | |
| US4124780A (en) | FM stereophonic receiver providing a test signal | |
| JPS5943036B2 (ja) | カラ−テレビジヨンエンコ−ダにおける回路配置 | |
| US4364091A (en) | Equalizing pulse removal circuit | |
| KR970007810B1 (ko) | 재생 색신호 처리용 자동 위상 제어 회로 | |
| JPS6362157B2 (ja) | ||
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0134434B2 (ja) | ||
| US4435657A (en) | Phase detector circuit | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| CA1077144A (en) | Phase locked loop | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| US5715353A (en) | Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system | |
| JP3432999B2 (ja) | 色同期回路 | |
| KR910003284B1 (ko) | 칼러신호녹화장치의 저역변환회로 |