JPS62174815A - タイマ−終結報告方式 - Google Patents
タイマ−終結報告方式Info
- Publication number
- JPS62174815A JPS62174815A JP61017119A JP1711986A JPS62174815A JP S62174815 A JPS62174815 A JP S62174815A JP 61017119 A JP61017119 A JP 61017119A JP 1711986 A JP1711986 A JP 1711986A JP S62174815 A JPS62174815 A JP S62174815A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- register
- memory
- value
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時間設計回路の中央処理装置に対するインター
フェース形式、特にタイマー終結報告方式に関する。
フェース形式、特にタイマー終結報告方式に関する。
従来この種のタイマー終結報告方式は、タイマー回ＩＥ
ファーストインファーストアウトメモリを備え、タイマ
ー値が一定値に達するとファーストインファーストアウ
トメモリにその時のメモリのアドレスを記憶させて、外
部装置が任意に、ファーストインファーストアウトに対
してデータを読み取りに来るというタイマー終結報告方
式を実現していた。
ファーストインファーストアウトメモリを備え、タイマ
ー値が一定値に達するとファーストインファーストアウ
トメモリにその時のメモリのアドレスを記憶させて、外
部装置が任意に、ファーストインファーストアウトに対
してデータを読み取りに来るというタイマー終結報告方
式を実現していた。
上述した従来のタイマー終結方式はタイマー値が一定値
に達するとファーストインファーストアウトメモリにそ
の時のメモリのアドレスを記憶させていたため、ファー
ストインファーストアウトのハード量が多いという問題
点があった。また、中央処理ｉｔの処理能力が不足し、
ファーストインファーストアウトメモリにオーバーフロ
ーが生じた場合、タイマー値が一定値に達してもそのメ
モリのアドレスを記憶できずに、消されてしまうという
問題点があった。
に達するとファーストインファーストアウトメモリにそ
の時のメモリのアドレスを記憶させていたため、ファー
ストインファーストアウトのハード量が多いという問題
点があった。また、中央処理ｉｔの処理能力が不足し、
ファーストインファーストアウトメモリにオーバーフロ
ーが生じた場合、タイマー値が一定値に達してもそのメ
モリのアドレスを記憶できずに、消されてしまうという
問題点があった。
本発明の目的は、上記の欠点を除去し、中央処理装置の
能力が不足しても、タイマー値が一定値に達したメモリ
のアドレスが消えることがないタイマー終結方告方式を
提供することにある。
能力が不足しても、タイマー値が一定値に達したメモリ
のアドレスが消えることがないタイマー終結方告方式を
提供することにある。
〔問題点を解決するだめの手段〕
本発明のタイマー終結報告方式は、ランダムアクセスメ
モリを持ち、該メモリより、データを読み取りそのデー
タを予め決めらｎた演真剣により、／ＩｏＷし加算さｒ
したデータを再度、該メモリの同一アドレスに書き込む
ことを該メモリのアドレスについて順次、複数回繰り返
し行い、その加算されたデータが予め決められた値に達
した時に、タイマー値が一定値に達したことを検出し、
その時のメモリのアドレスをタイマー番号として記憶し
ておくレジスタと該レジスタの使用中／非使用中を表示
するフリップフロップを有するタイマー回路において、
該レジスタの使用中に他のメモリアドレスのタイマー値
が一定値に達し該レジスタの使用要求を出した時、該レ
ジスタにタイマー番号は記憶されずにその旨を表示する
ビットを該メモリの同一アドレスに書き込む。該レジス
タ非使用中の時でタイマー値が一定値に達したか又はタ
イマー番号が記憶さｎなかった旨を表示するビットが出
ていたらその時のメモリのアドレスを該レジスタにタイ
マー番号として記憶し同時に該フリップフロップに使用
中に表示することによって外部装置にタイマー中にタイ
マー値が一定値に達したものがあることを伝え、これに
よって外部装置がタイマー番号を読み取りその旨を伝え
る信号によって該クリップフロップは非１吏用中を表示
することを特徴とする。
モリを持ち、該メモリより、データを読み取りそのデー
タを予め決めらｎた演真剣により、／ＩｏＷし加算さｒ
したデータを再度、該メモリの同一アドレスに書き込む
ことを該メモリのアドレスについて順次、複数回繰り返
し行い、その加算されたデータが予め決められた値に達
した時に、タイマー値が一定値に達したことを検出し、
その時のメモリのアドレスをタイマー番号として記憶し
ておくレジスタと該レジスタの使用中／非使用中を表示
するフリップフロップを有するタイマー回路において、
該レジスタの使用中に他のメモリアドレスのタイマー値
が一定値に達し該レジスタの使用要求を出した時、該レ
ジスタにタイマー番号は記憶されずにその旨を表示する
ビットを該メモリの同一アドレスに書き込む。該レジス
タ非使用中の時でタイマー値が一定値に達したか又はタ
イマー番号が記憶さｎなかった旨を表示するビットが出
ていたらその時のメモリのアドレスを該レジスタにタイ
マー番号として記憶し同時に該フリップフロップに使用
中に表示することによって外部装置にタイマー中にタイ
マー値が一定値に達したものがあることを伝え、これに
よって外部装置がタイマー番号を読み取りその旨を伝え
る信号によって該クリップフロップは非１吏用中を表示
することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。ア
ドレス作成カウンタ１は外付はランダムアクセスメモリ
３に対してメモリのアドレス２を０番地から順次作成し
、メモリ３よりデータを読み出しさらに書き込むまでア
ドレス２１ｒｉ同一のアドレスを出力している。メモリ
３のアドレス２の示される番地よりタイマー値４と待ち
ビット５を読み出してくる。タイマー咀４は加算回路７
で予め決めらｎたび真剣で加算され、その結果８を検出
回路９でタイマー１直が一定値に達したが検出する。タ
イマー値４が一定値に達しているか又は待ちビット５が
表示されていたら検出回路９内においてタイマー番号ラ
ッチレジスタ１２及びレジスタ使用中／非丈用中表示フ
リッグフロップ１３に対してクロック１１を立ててアド
レス２をタイマー番号１５として記憶し、同時にフリッ
プフロップ１３の出力１４を使用中の表示にして、外部
装置へタイマー値が一定値に達したことを伝える。
ドレス作成カウンタ１は外付はランダムアクセスメモリ
３に対してメモリのアドレス２を０番地から順次作成し
、メモリ３よりデータを読み出しさらに書き込むまでア
ドレス２１ｒｉ同一のアドレスを出力している。メモリ
３のアドレス２の示される番地よりタイマー値４と待ち
ビット５を読み出してくる。タイマー咀４は加算回路７
で予め決めらｎたび真剣で加算され、その結果８を検出
回路９でタイマー１直が一定値に達したが検出する。タ
イマー値４が一定値に達しているか又は待ちビット５が
表示されていたら検出回路９内においてタイマー番号ラ
ッチレジスタ１２及びレジスタ使用中／非丈用中表示フ
リッグフロップ１３に対してクロック１１を立ててアド
レス２をタイマー番号１５として記憶し、同時にフリッ
プフロップ１３の出力１４を使用中の表示にして、外部
装置へタイマー値が一定値に達したことを伝える。
レジスタ１２及びフリップ７０ツブ１３に対してクロッ
クをたてる時出力１４にすでに１吏用中が表示されてい
たらクロック１１を出さずシて、侍ちビット１０を表示
してメモリ３へ加！享さ几たタイマー値８及び待ちビッ
ト１０を書き込む。クロック１１が表示された時は待ち
ビット１０は表示しない。
クをたてる時出力１４にすでに１吏用中が表示されてい
たらクロック１１を出さずシて、侍ちビット１０を表示
してメモリ３へ加！享さ几たタイマー値８及び待ちビッ
ト１０を書き込む。クロック１１が表示された時は待ち
ビット１０は表示しない。
外部装置が出力１４を感知してタイマー番号１５を読み
取ったという信号１６によって出力１４に非使用中を表
示する。検出回路９内において、加算されたタイマー値
８が一定値に達していなくてかつ、待ちビット５が表示
さｎていなけｎば加算されたタイマー値８のみをメモリ
３へ書き込む。
取ったという信号１６によって出力１４に非使用中を表
示する。検出回路９内において、加算されたタイマー値
８が一定値に達していなくてかつ、待ちビット５が表示
さｎていなけｎば加算されたタイマー値８のみをメモリ
３へ書き込む。
以上説明したように本発明は、タイマー回路内にタイマ
ー番号ラッチレジスタを持つことによりファーストイン
ファーストアウトメモリが不要となりハード量が減る。
ー番号ラッチレジスタを持つことによりファーストイン
ファーストアウトメモリが不要となりハード量が減る。
また、待ちビットを表示することによりタイマー番号が
記憶されなくてもデータが消えることがないという効果
がある。
記憶されなくてもデータが消えることがないという効果
がある。
第１図は本発明のタイマー回路内における一実施例を示
すブロック図である。 １・・・・・・アドレス作成カウンタ、２・・・・・・
メモリ中のデータを読み出すアドレス、３・・・・・・
外付はランダムアクセスメモリ、４・・・・・−前回メ
モリに書き込まれたタイマー値、５・・・・・・前回メ
モリに書き込まれた待ちビット、７・・・・・・加算回
路、８・・・・・・加算されたタイマー値、９・・・・
・・検出回路、１０・・・・・・検出されラッチレジス
タ使用可／不可判定後の待ちビット、１１・・・・・・
ラッチレジスタ及びフリップフロップのセットクロック
、１２・・・・・・タイマー番号ラッチレジスタ、１３
・−・・−・ラッチレジスタ使用中／非使用中表示クリ
ップフロップ、１４・・・・・・ラッチレジスタ使用中
／非使用中表示ビット、１５・・・・・・タイマー番号
。 ７＜′７″−１ 代理人 弁理士 内 原 會 □勇ぜ〆
すブロック図である。 １・・・・・・アドレス作成カウンタ、２・・・・・・
メモリ中のデータを読み出すアドレス、３・・・・・・
外付はランダムアクセスメモリ、４・・・・・−前回メ
モリに書き込まれたタイマー値、５・・・・・・前回メ
モリに書き込まれた待ちビット、７・・・・・・加算回
路、８・・・・・・加算されたタイマー値、９・・・・
・・検出回路、１０・・・・・・検出されラッチレジス
タ使用可／不可判定後の待ちビット、１１・・・・・・
ラッチレジスタ及びフリップフロップのセットクロック
、１２・・・・・・タイマー番号ラッチレジスタ、１３
・−・・−・ラッチレジスタ使用中／非使用中表示クリ
ップフロップ、１４・・・・・・ラッチレジスタ使用中
／非使用中表示ビット、１５・・・・・・タイマー番号
。 ７＜′７″−１ 代理人 弁理士 内 原 會 □勇ぜ〆
Claims (1)
- ランダムアクセスメモリを備え、該メモリよりデータを
読み取りそのデータを予め決められた演算則により加算
し加算されたデータを再度該メモリの同一アドレスに書
き込むことを該メモリのアドレスについて順次複数回を
繰り返し行い、その加算されたデータが予め決められた
値に達した時にタイマー値が一定値に達したことを検出
し、その時のメモリのアドレスをタイマー番号として記
憶しておくレジスタと該レジスタの使用中／非使用中を
表示するフリップフロップを有するタイマー回路におい
て、該レジスタの使用中に他のメモリアドレスのタイマ
ー値が一定値に達し該レジスタの使用要求を出した時該
レジスタにタイマー番号は記憶されずその旨を表示する
ビットを該メモリの同一アドレスに書き込み、また、該
レジスタ非使用中の時でタイマー値が一定値に達したか
又はタイマー番号が記憶されなかった旨を表示するビッ
トが出ていたらその時のメモリのアドレスを該レジスタ
にタイマー番号として記憶し、同時に該フリップフロッ
プに使用中を表示することによって外部装置にタイマー
中にタイマー値が一定値に達したものがあることを伝え
、これによって外部装置がタイマー番号を読み取りその
旨を伝える信号によって該フリップフロップは非使用中
を表示することを特徴とするタイマー終結報告方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017119A JPS62174815A (ja) | 1986-01-28 | 1986-01-28 | タイマ−終結報告方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017119A JPS62174815A (ja) | 1986-01-28 | 1986-01-28 | タイマ−終結報告方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174815A true JPS62174815A (ja) | 1987-07-31 |
| JPH0473168B2 JPH0473168B2 (ja) | 1992-11-20 |
Family
ID=11935146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017119A Granted JPS62174815A (ja) | 1986-01-28 | 1986-01-28 | タイマ−終結報告方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174815A (ja) |
-
1986
- 1986-01-28 JP JP61017119A patent/JPS62174815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473168B2 (ja) | 1992-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6460107B1 (en) | Integrated real-time performance monitoring facility | |
| EP0717347A2 (en) | Adjustable depth/width FIFO buffer for variable width data transfers | |
| JP2003006003A (ja) | Ｄｍａコントローラおよび半導体集積回路 | |
| KR20010104721A (ko) | 프로그램 가능한 대기 상태를 갖는 마이크로프로세싱 장치 | |
| CN108804164A (zh) | 小程序的数据渲染方法、装置、移动终端及存储介质 | |
| US5313622A (en) | Timing apparatus and method for generating instruction signals | |
| JP3024308B2 (ja) | データ処理装置 | |
| JPS5848106B2 (ja) | カ−ソル表示方式 | |
| US7099972B2 (en) | Preemptive round robin arbiter | |
| JPS62174815A (ja) | タイマ−終結報告方式 | |
| US5304855A (en) | Bi-level pulse accumulator | |
| JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
| JPS60252962A (ja) | プロセツサダウン通知方式 | |
| JP2003258628A (ja) | カウンタ回路 | |
| JPH03147157A (ja) | 情報処理装置 | |
| US5307488A (en) | System interruption apparatus | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPH09237206A (ja) | 状態表示装置 | |
| JPS5850361B2 (ja) | シ−ケンスコントロ−ラ | |
| JPH0519917A (ja) | 電力低消費システム | |
| JPS5597655A (en) | Memory access system | |
| JPH048821B2 (ja) | ||
| JP2000112789A (ja) | 半導体装置 |