JPS62176341A - パルススタツフ同期方式 - Google Patents
パルススタツフ同期方式Info
- Publication number
- JPS62176341A JPS62176341A JP1862986A JP1862986A JPS62176341A JP S62176341 A JPS62176341 A JP S62176341A JP 1862986 A JP1862986 A JP 1862986A JP 1862986 A JP1862986 A JP 1862986A JP S62176341 A JPS62176341 A JP S62176341A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- stuff
- pulse
- request
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
定常状態においては、入力クロックと同期化クロックに
よりアップダウン動作をし、所定の値になった時スタ・
ノフ要求を出力するアップダウンカウンタのスタッフ要
求によりパルススタッフ同期を行うようにして、スタッ
フ率により定まるスタッフ周期と、フレーム長と分周比
によって定まる書込みクロックと読み出しクロックとの
最終位相比較位置の周期が一致した場合でも、ジッタ振
幅が特に大きくならないようにしたものである。
よりアップダウン動作をし、所定の値になった時スタ・
ノフ要求を出力するアップダウンカウンタのスタッフ要
求によりパルススタッフ同期を行うようにして、スタッ
フ率により定まるスタッフ周期と、フレーム長と分周比
によって定まる書込みクロックと読み出しクロックとの
最終位相比較位置の周期が一致した場合でも、ジッタ振
幅が特に大きくならないようにしたものである。
本発明は、ディジタル多重変換装置等で使用される非同
期ディジタル信号のパルススタッフ同期方式の改良に関
する。
期ディジタル信号のパルススタッフ同期方式の改良に関
する。
複数の非同期ディジタル信号を高次群ディジタル信号に
多重変換する場合は、パルススタッフ挿入により非同期
ディジタル信号を同期させた後時分割多重すると、シス
テムを構成する上での柔軟性力<+仇めて高いので、一
般的に上記パルススタッフ同期方式が用いられる。
多重変換する場合は、パルススタッフ挿入により非同期
ディジタル信号を同期させた後時分割多重すると、シス
テムを構成する上での柔軟性力<+仇めて高いので、一
般的に上記パルススタッフ同期方式が用いられる。
このようなパルススタッフ同期方式の場合、スタッフ要
求がされてから、実際にスタッフが行われる間に待ち合
わせ時間が生じ、受信側で、多重分離した時の出力パル
スに、以下に説明する如き振幅の低周波ジッタが生ずる
ことが知られているが、スタッフ率により定まるスタッ
フ周期と、フレーム長と分周比によって定まる書込みク
ロックと読み出しクロックとの最終位相比較位置の周期
が一致した場合でも、ジッタ振幅が特に大きくならず又
ジッタ周波数も特に低くならないことが望ましい。
求がされてから、実際にスタッフが行われる間に待ち合
わせ時間が生じ、受信側で、多重分離した時の出力パル
スに、以下に説明する如き振幅の低周波ジッタが生ずる
ことが知られているが、スタッフ率により定まるスタッ
フ周期と、フレーム長と分周比によって定まる書込みク
ロックと読み出しクロックとの最終位相比較位置の周期
が一致した場合でも、ジッタ振幅が特に大きくならず又
ジッタ周波数も特に低くならないことが望ましい。
待ち合わせジッタは、スタッフ率ρが、ρ=q/p+d
で示される時、ジッタ振幅は1/pタイムスロツト、周
波数はd−p−fmとなる。
で示される時、ジッタ振幅は1/pタイムスロツト、周
波数はd−p−fmとなる。
但しpとqは素数で、0〈ρ≦1で、dはq/pからの
ずれ、fmは最大スタッフ可能周波数である。
ずれ、fmは最大スタッフ可能周波数である。
第5図は従来例のブロック図である。
図中1.3はM分周回路、2はMビットメモリセル、4
は位相比較回路、5はスタッフ判定回路、クロックを発
生するM分周回路l (但しMはメモリのビット数)に
よってM相の書込みクロックに変換され、入力データ1
2は、この書込みクロックW1〜WmによってMビット
メモリセル2に書き込まれる。
は位相比較回路、5はスタッフ判定回路、クロックを発
生するM分周回路l (但しMはメモリのビット数)に
よってM相の書込みクロックに変換され、入力データ1
2は、この書込みクロックW1〜WmによってMビット
メモリセル2に書き込まれる。
この書き込まれたデータは、入力反転付きアンド回路6
を通った同期化クロック11から、M分周回路3にてM
相になった読み出しクロックR1〜Rmによって読み出
される。
を通った同期化クロック11から、M分周回路3にてM
相になった読み出しクロックR1〜Rmによって読み出
される。
書込みクロックと読み出しクロックは位相比較回路4に
て位相比較されており、書込みクロックに対する読み出
しクロックとの位相差が一定値以下になると、スタッフ
要求が出力され、スタッフ判定回路5に入力する。
て位相比較されており、書込みクロックに対する読み出
しクロックとの位相差が一定値以下になると、スタッフ
要求が出力され、スタッフ判定回路5に入力する。
スタッフ判定回路5では、高次群フレームで定められた
、一定位置でスタッフ要求の有無を判定し、要求があれ
ば、スタッフ命令を入力反転付きアンド回路6に送り、
同期化クロック11の所定のパルスを禁止すると共に、
スタッフ制御信号を出力し、高次群フレーム上のスタッ
フ制御用ビット(例えば第2図のSIl+SI!+S1
3 )に挿入し、スタッフパルスが挿入されたことを受
信側に知らせる。
、一定位置でスタッフ要求の有無を判定し、要求があれ
ば、スタッフ命令を入力反転付きアンド回路6に送り、
同期化クロック11の所定のパルスを禁止すると共に、
スタッフ制御信号を出力し、高次群フレーム上のスタッ
フ制御用ビット(例えば第2図のSIl+SI!+S1
3 )に挿入し、スタッフパルスが挿入されたことを受
信側に知らせる。
このようにしてパルススタッフ同期を行っている。
しかしながら、第6図に示す如く、スタッフ率(第6図
では1/3である)によって定まるスタッフ周期と、フ
レーム長と分周比(第6図ではM)によって定まる書込
みクロックと読み出しクロックとの最終位相比較位置(
第6図では1フレームの最初の部分)の周期が一致した
場合には、強い低周波ジッタが発生することが、六郷氏
による論文「スタッフ同期多重変換装置の標本位相比較
器によるジッタ特性。通信学会論文集(B)、VolJ
63−B、No、12.PP1300〜1307、.1
980/12Jに述べられている。
では1/3である)によって定まるスタッフ周期と、フ
レーム長と分周比(第6図ではM)によって定まる書込
みクロックと読み出しクロックとの最終位相比較位置(
第6図では1フレームの最初の部分)の周期が一致した
場合には、強い低周波ジッタが発生することが、六郷氏
による論文「スタッフ同期多重変換装置の標本位相比較
器によるジッタ特性。通信学会論文集(B)、VolJ
63−B、No、12.PP1300〜1307、.1
980/12Jに述べられている。
それによれば、前記同期状態(イ1ロ点)でのジッタ振
幅は最大で約1 / p x M、周波数はd・p−f
m・1/Mとなり、先に説明せる通常の場合のジッタに
比し、振幅でM倍、周波数で1/Mになる問題点がある
。
幅は最大で約1 / p x M、周波数はd・p−f
m・1/Mとなり、先に説明せる通常の場合のジッタに
比し、振幅でM倍、周波数で1/Mになる問題点がある
。
上記問題点は、第1図に示す如く、入力パルス列より抽
出した入力クロック10と同期化クロック11によりア
ップダウン動作をし、所定の値になった時スタッフ要求
を出力するアップダウンカウンタ7のスタッフ要求と、
該入力パルス列をバッファメモリ2に書き込む位置を反
復指示する、入力クロック10を分周した書込みカウン
タ1と、該バッファメモリ2より読み出す位置を反復指
示する、同期化クロック11を分周する読み出しカウン
タ3との位相を比較し、この位相がデータ不確定領域に
近い所定の範囲になった場合はスタッフ要求を出力する
と共に該アップダウンカウンタ7をリセットする位相比
較回路4°のスタッフ要求とのオアにより、該読み出し
カウンタ3の歩道を少なくとも1パルス分遅延させパル
ススタッフとするようにした本発明のパルススタッフ同
期方式により解決される。
出した入力クロック10と同期化クロック11によりア
ップダウン動作をし、所定の値になった時スタッフ要求
を出力するアップダウンカウンタ7のスタッフ要求と、
該入力パルス列をバッファメモリ2に書き込む位置を反
復指示する、入力クロック10を分周した書込みカウン
タ1と、該バッファメモリ2より読み出す位置を反復指
示する、同期化クロック11を分周する読み出しカウン
タ3との位相を比較し、この位相がデータ不確定領域に
近い所定の範囲になった場合はスタッフ要求を出力する
と共に該アップダウンカウンタ7をリセットする位相比
較回路4°のスタッフ要求とのオアにより、該読み出し
カウンタ3の歩道を少なくとも1パルス分遅延させパル
ススタッフとするようにした本発明のパルススタッフ同
期方式により解決される。
本発明によれば、スタッフ率により定まるスタッフ周期
と、フレーム長と分周比によって定まる、書込みクロッ
クと読み出しクロックとの最終位相比較位置の周期が一
致した場合にてジッタ振幅が通常の場合のM倍になるの
は、Mビット毎に位相比較するからである点に着目し、
アップダウンカウンタ7にて1ビット毎に位相を比較し
ているので、ジッタ振幅の増大を防ぐことが出来る。
と、フレーム長と分周比によって定まる、書込みクロッ
クと読み出しクロックとの最終位相比較位置の周期が一
致した場合にてジッタ振幅が通常の場合のM倍になるの
は、Mビット毎に位相比較するからである点に着目し、
アップダウンカウンタ7にて1ビット毎に位相を比較し
ているので、ジッタ振幅の増大を防ぐことが出来る。
尚本発明の場合、位相比較回路4°にて、書込みカウン
タ1と読み出しカウンタ3との位相を比較しているのは
、電源投入時等で、読み出しクロックが所望の範囲外で
ある場合にスタッフを行い、読み出しクロックが所望の
範囲内(データの略中央位置)に来る様にする為である
。
タ1と読み出しカウンタ3との位相を比較しているのは
、電源投入時等で、読み出しクロックが所望の範囲外で
ある場合にスタッフを行い、読み出しクロックが所望の
範囲内(データの略中央位置)に来る様にする為である
。
第1図は本発明の実施例のブロック図、第2図は1例の
多重化フレーム構成図で、1列がら6列迄直列になって
いるものをGパルス列の所で頭を揃えて書き、CHI〜
CH4の4CHのものである。第3図はスタッフ率1/
10の場合の書込みクロックに対する読み出しクロック
の位相差変動を示すタイムチャート、第4図は位相比較
回路によるスタッフ要求範囲及び定常状態でのデータ読
み出し範囲を説明する図である。
多重化フレーム構成図で、1列がら6列迄直列になって
いるものをGパルス列の所で頭を揃えて書き、CHI〜
CH4の4CHのものである。第3図はスタッフ率1/
10の場合の書込みクロックに対する読み出しクロック
の位相差変動を示すタイムチャート、第4図は位相比較
回路によるスタッフ要求範囲及び定常状態でのデータ読
み出し範囲を説明する図である。
図中4゛は位相比較回路、7はアップダウンカウンタ、
8はオア回路を示し、尚全図を通じ同一符号は同一機能
のものを示す。
8はオア回路を示し、尚全図を通じ同一符号は同一機能
のものを示す。
第2図の1100.0011はフレーム同期パルス、S
ijはCHiのスタッフ制御信号、Aムはパリティ、
対局警報等を示し、JiはCHiのスタッフ挿入位置を
示す。
ijはCHiのスタッフ制御信号、Aムはパリティ、
対局警報等を示し、JiはCHiのスタッフ挿入位置を
示す。
第1図では、第5図の場合と同様に、入力データ12は
書込みクロックW1〜WmによりMビットメモリセル2
に書き込まれ、読み出しクロックR1〜Rmによって読
み出される。
書込みクロックW1〜WmによりMビットメモリセル2
に書き込まれ、読み出しクロックR1〜Rmによって読
み出される。
この場合位相比較回路4゛は第5図のものと少し異なり
、電源投入時等にて読み出しクロックが所望の範囲外(
具体的には第4図のハ、二に示すデータ不確定領域に近
い範囲)になった時に、読み出しクロックを所望の範囲
内(具体的には第4図の書込みデータの略中夫の位置)
に移す為にスタッフ要求を出力すると共にアップダウン
カウンタ7をリセットするパルスを出力する。
、電源投入時等にて読み出しクロックが所望の範囲外(
具体的には第4図のハ、二に示すデータ不確定領域に近
い範囲)になった時に、読み出しクロックを所望の範囲
内(具体的には第4図の書込みデータの略中夫の位置)
に移す為にスタッフ要求を出力すると共にアップダウン
カウンタ7をリセットするパルスを出力する。
アップダウンカウンタ7は入力クロック10と同期化ク
ロック11によりアップダウンされるカウンタで、アッ
プ値(又はダウン値)がある定められた値となった場合
にスタッフ要求を出力するものである。
ロック11によりアップダウンされるカウンタで、アッ
プ値(又はダウン値)がある定められた値となった場合
にスタッフ要求を出力するものである。
今夕重化フレーム構成が第2図に示す如くであり、スタ
ッフ率が1/l Oの場合を例にとり、第3図、第4図
を用いて説明すると、各CHの書込みクロックに対する
読み出しクロックの位相差は、第3図に示す如く、Gパ
ルス位置で1ビツト戻る鋸波状の変化をしながら、1フ
レームで1ビツトのスタッフ率(1/10)分であるS
r読み出しクロックの位相が進み、第10フレームにな
るとスタッフされ、2ビツト分位相が変動し、元にかえ
る。
ッフ率が1/l Oの場合を例にとり、第3図、第4図
を用いて説明すると、各CHの書込みクロックに対する
読み出しクロックの位相差は、第3図に示す如く、Gパ
ルス位置で1ビツト戻る鋸波状の変化をしながら、1フ
レームで1ビツトのスタッフ率(1/10)分であるS
r読み出しクロックの位相が進み、第10フレームにな
るとスタッフされ、2ビツト分位相が変動し、元にかえ
る。
今アップダウンカウンタ7は、入力クロック10により
ダウンし、同期化クロック11によりアツブし、(0)
、 (1)、 (2)の3つの状態を有し、(2)
となった場合にスタッフ要求を出力するものとする。定
常状態ではアップダウンカウンタ7は(0)−(1)を
繰り返し、10フレームに1回(2)となりスタッフ要
求を出力し、スタッフされることにより再び元の(0)
←(1)の状態を繰り返す。
ダウンし、同期化クロック11によりアツブし、(0)
、 (1)、 (2)の3つの状態を有し、(2)
となった場合にスタッフ要求を出力するものとする。定
常状態ではアップダウンカウンタ7は(0)−(1)を
繰り返し、10フレームに1回(2)となりスタッフ要
求を出力し、スタッフされることにより再び元の(0)
←(1)の状態を繰り返す。
この状態における読み出しクロックの位置は第4図に示
す如く、書込みデータの略中央でアップダウンカランタ
フの(0)、 (1)、 (2)の状態により第4
図に示す変動幅の間を移動する。この定常状態では、位
相比較回路4゛からはスタッフ要求は出力されずアップ
ダウンカウンタからのみスタッフ要求は出力される。
す如く、書込みデータの略中央でアップダウンカランタ
フの(0)、 (1)、 (2)の状態により第4
図に示す変動幅の間を移動する。この定常状態では、位
相比較回路4゛からはスタッフ要求は出力されずアップ
ダウンカウンタからのみスタッフ要求は出力される。
位相比較回路4゛及びアップダウンカウンタ7より出力
されたスタッフ要求はオア回路8を通りスタッフ判定回
路5に入力し、高次群フレームで定められた、一定の位
置でスタッフ要求の有無を判定し、要求があれば、スタ
ッフを行うのは第5図の場合と同様である。
されたスタッフ要求はオア回路8を通りスタッフ判定回
路5に入力し、高次群フレームで定められた、一定の位
置でスタッフ要求の有無を判定し、要求があれば、スタ
ッフを行うのは第5図の場合と同様である。
このように本発明の場合は、書込みクロックと読み出し
クロックとを1ビツト毎に位相比較している為に、スタ
ッフ率により定まるスタッフ周期と、フレーム長と分周
比によって定まる、書込みクロックと読み出しクロック
との最終位相比較位置の周期が一致しても、ジッタ振幅
は1 / pより大きくはならず、周波数はd−p −
fmより低くなることはなくなる。
クロックとを1ビツト毎に位相比較している為に、スタ
ッフ率により定まるスタッフ周期と、フレーム長と分周
比によって定まる、書込みクロックと読み出しクロック
との最終位相比較位置の周期が一致しても、ジッタ振幅
は1 / pより大きくはならず、周波数はd−p −
fmより低くなることはなくなる。
以上詳細に説明せる如く本発明によれば、書込みクロッ
クと読み出しクロックとを1ビツト毎に位相比較してい
る為に、スタッフ率により定まるスタッフ周期と、フレ
ーム長と分周比によって定まる書込みクロックと読み出
しクロックとの最終位相比較位置の周期が一致しても、
ジッタ振幅は通常の場合の1 / pより大きくはなら
ず、周波数はd−p−fmより低くなることはなくなる
効果がある。
クと読み出しクロックとを1ビツト毎に位相比較してい
る為に、スタッフ率により定まるスタッフ周期と、フレ
ーム長と分周比によって定まる書込みクロックと読み出
しクロックとの最終位相比較位置の周期が一致しても、
ジッタ振幅は通常の場合の1 / pより大きくはなら
ず、周波数はd−p−fmより低くなることはなくなる
効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は1例の
多重化フレーム構成図、第3図はスタッフ率1/10の
場合の書込みクロックに対する読み出しクロックの位相
差変動を示すタイムチャート、 第4図は、位相比較回路によるスタッフ要求範囲及び定
常状態でのデータ読み出し範囲を説明する図、 第5図は従来例のブロック図、 第6図はスタッフ周期と最終位相比較位置の周期とが一
敗した場合を示すタイムチャートである。 図において、 1.3はM分周回路、 2はMビットメモリセル、 4.4°は位相比較回路、 5はスタッフ判定回路、 6は入力反転付きアンド回路、 7はアップダウンカウンタ、 8はオア回路、 10は入力クロック、 11は同期化クロックを示す。 12 人力データ 本発明の実施例のブロック図 第 l 図 1例の多重化フレーム構成図 1−第1フレームーー川 −第10フレー
ムーー川スタツフ率1/10の場合の書き込みクロック
に対する読出しクロックの位相差変〃1を示すタイムチ
ャート第 31’F 読出しクロック多Jノl唱
多重化フレーム構成図、第3図はスタッフ率1/10の
場合の書込みクロックに対する読み出しクロックの位相
差変動を示すタイムチャート、 第4図は、位相比較回路によるスタッフ要求範囲及び定
常状態でのデータ読み出し範囲を説明する図、 第5図は従来例のブロック図、 第6図はスタッフ周期と最終位相比較位置の周期とが一
敗した場合を示すタイムチャートである。 図において、 1.3はM分周回路、 2はMビットメモリセル、 4.4°は位相比較回路、 5はスタッフ判定回路、 6は入力反転付きアンド回路、 7はアップダウンカウンタ、 8はオア回路、 10は入力クロック、 11は同期化クロックを示す。 12 人力データ 本発明の実施例のブロック図 第 l 図 1例の多重化フレーム構成図 1−第1フレームーー川 −第10フレー
ムーー川スタツフ率1/10の場合の書き込みクロック
に対する読出しクロックの位相差変〃1を示すタイムチ
ャート第 31’F 読出しクロック多Jノl唱
Claims (1)
- 【特許請求の範囲】 予め定められた周波数の基準パルス列に対し、異なる周
波数の入力パルス列を同期させるパルススタッフ同期方
式において、 入力パルス列より抽出した入力クロック(10)と同期
化クロック(11)によりアップダウン動作をし、所定
の値になった時スタッフ要求を出力するアップダウンカ
ウンタ(7)のスタッフ要求と、 該入力パルス列をバッファメモリ(2)に書き込む位置
を反復指示する入力クロック(10)を分周した書込み
カウンタ(1)と、該バッファメモリ(2)より読み出
す位置を反復指示する同期化クロック(11)を分周し
た読み出しカウンタ(3)との位相を比較し、この位相
がデータ不確定領域に近い所定の範囲になった場合はス
タッフ要求を出力すると共に該アップダウンカウンタ(
7)をリセットする位相比較回路(4′)のスタッフ要
求とのオアにより、 該読み出しカウンタ(3)の歩進を少なくとも1パルス
分遅延させパルススタッフとするようにしたことを特徴
とするパルススタッフ同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1862986A JPS62176341A (ja) | 1986-01-30 | 1986-01-30 | パルススタツフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1862986A JPS62176341A (ja) | 1986-01-30 | 1986-01-30 | パルススタツフ同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176341A true JPS62176341A (ja) | 1987-08-03 |
Family
ID=11976908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1862986A Pending JPS62176341A (ja) | 1986-01-30 | 1986-01-30 | パルススタツフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176341A (ja) |
-
1986
- 1986-01-30 JP JP1862986A patent/JPS62176341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757871A (en) | Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network | |
| US5398241A (en) | High speed asynchronous multiplexer demultiplexer | |
| JPH04211534A (ja) | データ伝送方法 | |
| JPH05505712A (ja) | データの同期化方法と同期回路 | |
| US4054747A (en) | Data buffer | |
| JPS59198507A (ja) | プログラム可能な時間コ−ド発生回路 | |
| US5504752A (en) | Pulse stuffing synchronization control system | |
| JPH0564171A (ja) | デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法 | |
| JPS6087539A (ja) | 周波数変換同期伝送方式 | |
| JPS62176341A (ja) | パルススタツフ同期方式 | |
| CA1285340C (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffingmethod | |
| JPH0115182B2 (ja) | ||
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JP3122801B2 (ja) | ポインタ処理回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JPS6350896B2 (ja) | ||
| JP2917583B2 (ja) | スタッフ同期回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0583224A (ja) | スタツフ多重化装置 | |
| JP2538779B2 (ja) | 速度変換回路 | |
| KR940004480Y1 (ko) | 채널 분할에 따른 동기 부가 장치 | |
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JPS62154929A (ja) | 受信デイスタツフ回路 |