JPS6217846Y2

JPS6217846Y2 -

Info

Publication number: JPS6217846Y2
Application number: JP16744181U
Authority: JP
Priority date: 1981-11-09
Filing date: 1981-11-09
Publication date: 1987-05-08
Also published as: JPS5871804U

Description

【考案の詳細な説明】本考案は信号を自動切換えする自動切換信号発
生器に関するものである。

従来のこの種の信号発生器としては例えば第１
図に示す如きものがあつた。

すなわち、第１図において、１は自動切換間隔
を決めるタイミングパルス発生部、２は負論理
ORゲート、３は４進カウンタ、４はデコーダ、
５はスキツプポジシヨン設定スイツチ、６は前記
４進カウンタ３の出力とスキツプポジシヨン設定
スイツチ５出力とが一致した時に出力を発生する
一致回路、７はスキツプ時に高周波クロツクを通
すための負論理ANDゲート、８は高周波クロツ
ク発生部である。

次に動作について説明すると、スキツプ動作を
させない通常のモードではタイミングパルス発生
部１からのクロツクパルス出力はORゲート２を
介して４進カウンタ３に供給され、同カウンタ３
でカウントされて、その出力は次段のデコーダ４
によりデコードされ、１；２；３；４；１；２；
３；４，……と順次変化する出力４ａが得られ、
４チヤンネルの自動切換えが行なわれる。

一方、スキツプが必要な際は、前記スキツプポ
ジシヨン設定スイツチ５によりスキツプポジシヨ
ンが設定されると、一致回路６は上記スイツチ５
からの出力と前記４進カウンタ３の出力との一致
をとり、一致した時にLOWレベルの出力（“０”
信号）を出力し、この“０”信号で前記負論理
ANDゲート７のゲートを開き、高周波クロツク
発生部８のクロツクは該ANDゲート７およびOR
ゲート２を介して４進カウンタ３に供給され、同
カウンタ３を１クロツク分進めてスキツプを行な
う。

なお、スキツプ設定ポジシヨンが連続していな
ければ、この時点で前記一致回路６の出力は
HIGHレベル（“１”信号）となり、負論理AND
ゲート７はゲートを閉じるので、高周波クロツク
はスキツプ設定ポジシヨン数に対応して１個のみ
出力され、スキツプポジシヨンが連続している場
合はその連続している個数だけ高周波クロツクが
出力されることとなる。

第２図はこの第１図に示す従来回路のタイムチ
ヤートであつて、第３チヤンネルCH₃をスキツプ
させている場合のものである。

タイミングパルス発生部１からは同図ａに示す
タイミングパルスP₁〜P₅が順次発生され、４進カ
ウンタ３出力はパルスP₁，P₂をカウントしたとき
は１，２となり、デコーダ出力４ａは周期Ｔごと
に第１チヤンネルCH₁、第２チヤンネルCH₂とな
る。今スキツプポジシヨン設定スイツチ５によつ
て第３チヤンネルCH₃がスキツプ指定されている
とすると、４進カウンタ３が上記タイミングパル
スP₃をカウントしてその出力が３になると、一致
回路６“０”の信号を出力し、ANDゲート７が
開いて高周波クロツク発生部８のクロツク出力が
ゲート７および２を介して４進カウンタ３に入力
（第２図ｂの信号Ｃ）され、カウンタ４出力は時
間T₀ののちすぐ４になり、デコーダ出力４ａは
時間T₀の間第３チヤンネルCH₃を出力したのち直
ちに第４チヤンネルCH₄となり、第３チヤンネル
CH₃が実用上スキツプされたことになる。

従来の自動切換信号発生器は以上のように構成
されていて、スキツプ指令信号によりスキツプさ
せたいポジシヨンで一致をとり、擬似的にクロツ
ク信号を発生して、次のポジシヨンに進めている
から、瞬間的にスキツプさせるべきポジシヨン
（第２図の場合第３チヤンネルCH₃）が出力される
欠点があり、この結果、他設備との受渡し条件が
瞬時の場合つまり他設備が出力の切換エツジで動
作する場合には、誤動作となつて使用不可能であ
つた。

この考案は上記のような従来のものの欠点を除
去するためになされたもので、自動切換タイミン
グパルス信号に同期して多相クロツクを発生さ
せ、このクロツクの位相差を利用することによ
り、スキツプポジシヨンに対応する出力を瞬間的
にも出さない様にすることができ、他設備の誤動
作をもなくすることができる自動切換信号発生器
を提供することを目的としている。

以下、この考案の一実施例を第３図に基づいて
説明する。

第３図において、１は自動切換間隔を決めるタ
イミングパルス発生部、２０は該タイミングパル
ス発生部１のタイミングパルスに同期して多相ク
ロツクを発生する多相クロツク発生部で、この多
相クロツク発生部２０は高周波クロツク発生部８
と、Ｒ−Ｓフリツプフロツプ回路９と、NANDゲ
ート１０と、４震進カウンタ１１と、デコーダ１
２とによつて回路構成したものである。

ここで、前記高周波クロツク発生部８はNAND
ゲート１０の一方の入力端子に高周波クロツクを
印加するもので、該NANDゲート１０の他方の入
力端子にはＲ−Ｓフリツプフロツプ回路９のＱ端
子を接続している。

該Ｒ−Ｓフリツプフロツプ回路９は前記タイミ
ングパルス発生部１からのタイミングパルスによ
つてセツトされ、多相クロツク（この実施例では
４相クロツク）の最終クロツクでリセツトされる
ものである。

また前記４進カウンタ１１はNANDゲート１０
の出力端子に接続したものであつて、該４進カウ
ンタ１１の出力段に前記デコーダ１２を接続して
いる。

３は前記多相クロツク発生部２０におけるデコ
ーダ１２の出力側に接続した４進カウンタ、１３
は該４進カウンタ３の出力をラツチするラツチ回
路、４は同ラツチ回路１３の出力段に設けたデコ
ーダ、５はスキツプポジシヨン設定スイツチ、６
は前記４進カウンタ３の出力とスキツプポジシヨ
ン設定スイツチ５の出力とが一致した時に一致信
号を発する一致回路、１４はスキツプ指定時に上
記ラツチ回路１３へのラツチパルスを阻止する負
論理NANDゲート、１５はスキツプ指定時に前記
RR−Ｓフリツプフロツプ回路９のリセツトパル
スである多相クロツク発生部２０の最終クロツク
を阻止するための負論理ANDゲートで、該ゲー
ト１５の出力端子は前記フリツプフロツプ回路９
のＲ端子に接続している。そして負論理ANDゲ
ート１５はスキツプ指定時に多相クロツク発生部
２０をしてもう一周期分多相クロツクを発生せし
める多相クロツク発生部制御回路として機能して
いる。

次に動作について説明する。スキツプさせない
通常のモードではタイミングパルス発生部１の出
力によりＲ−Ｓフリツプフロツプ回路９をセツト
し、そのＱ端子からの出力（Ｑ出力）で次段の
NANDゲート１０を開いて、高周波スロツク発生
部８のクロツクパルスを同NANDゲート１０を介
して４進カウンタ１１に供給し、デコーダ１２の
出力に第４図ｂ〜ｅに示す一周期T₁の４相のク
ロツクを発生する。

そして１相目のクロツクにより前記４進カウン
タ３をカウントし、該４進カウンタ３の出力を前
記３相目のクロツクによつて負論理NANDゲート
１４を通してラツチ回路１３でラツチして同回路
１３次段のデコーダ４に供給している。

また４相目のクロツクにより負論理ANDゲー
ト１５を通してＲ−Ｓフリツプフロツプ回路９を
リセツトして、NANDゲート１０を閉じるのであ
る。

すなわち、この４相のクロツクはタイミングパ
ルス１つに対して１周期即ち４つのみ出力される
ことになり、従つてデコーダ出力４ａは３相目の
クロツクの周期で１；２；３；４；１；２；３；
４，……と自動切換えが行なわれるのである。

一方、スキツプ指令を行なう際には、スキツプ
ポジシヨン設定スイツチ５によりスキツプポジシ
ヨンを設定し、前記一致回路６でスイツチ５の出
力と４進カウンタ３の出力との一致をとつて、こ
の一致信号で前記各ゲート１４，１５を閉じ、一
方のゲート１４で３相目のクロツク（ラツチパル
ス）を阻止し、他方のゲート１５で４相目のクロ
ツク（Ｒ−Ｓフリツプフロツプ回路９のリセツト
パルス）を阻止してスキツプ動作を行なわせるの
である。

すなわち、前記４進カウンタ３は１相目のクロ
ツクによつて動作しているが、装置全体の最終出
力は３相目のクロツクで動作している。つまり前
記デコーダ４はラツチ回路１３の出力で動作し、
このラツチ回路１３は３相目のクロツクによつて
データの書き換えが行なわれているので、この３
相目のクロツク（ラツチパルス）を前記負論理
NANDゲート１４で阻止することにより、スキツ
プポジシヨンのデータは書き換えられず、従つて
出力にも現われないのである。

また、前記負論理ANDゲート１５で４相目の
クロツクを阻止することにより、Ｒ−Ｓフリツプ
フロツプ９のリセツトが阻止されるので、ゲート
１０は開いたまゝとなり高周波クロツク発生部８
の出力は連続して４進カウンタ１１に供給され、
以後の回路は更に１周期分（４相クロツク分）動
作するので、次のポジシヨンに進めることができ
るのである。

なお、連続してスキツプ指定されている場合に
は、更に１周期T₁分の４相クロツクが出力され
て、その次のポジシヨンに瞬時のうちに進むので
ある。

第４図に第３チヤンネルCH₃をスキツプさせて
いる場合のタイムチヤートを示す。パルス発生部
１のタイミングパルスにより多相クロツク発生部
２０の最終段つまりデコーダ１２から４相のクロ
ツクを発生させ、１相目のクロツクでスキツプポ
ジシヨンとの一致をとり、３相目のクロツクでラ
ツチパルスを作つてカウンタ３出力の書き換えを
行ない、更に４相目のクロツクによりリセツトパ
ルスを作つている。前記スキツプ指令の際には３
番目のタイミングパルスP₃によりスキツプポジシ
ヨンに入るが、１相目のクロツクが出力された時
点（タイミングt₁）でカウンタ３の出力が３とな
つて前記一致回路６の出力がHIGHレベルとな
り、３相目および４相目の各クロツクをそれぞれ
ゲート１４，１５で阻止するので、ラツチ回路１
３の内容は変化せず、デコーダ出力４ａは前の状
態のままつまり第２チヤンネルCH₂が選択された
状態となつている。またＲ−Ｓフリツプフロツプ
回路９はリセツトされないので、４相クロツクは
もう１周期T₁分出力され、その１相目のクロツ
クでカウンタ３の出力は４となり、（タイミング
t₂）、一致回路６の出力がLOWレベルとなり、そ
の３相目のクロツクでスキツプポジシヨンの次の
第４チヤンネルCH₄に移るのである。

以上要約するに、第３チヤンネルCH₃をスキツ
プする場合、タイミングパルスＰ３が発生される
と、デコーダ１２出力１がタイミングt1にて出力
され、これによりカウンタ３にカウント値が３に
なる。このカウント値３はスキツプポジシヨンで
あるので、一致回路６はその一致出力“HIGH”
を出力し、多相クロツク発生部２０のＲ−Ｓフリ
ツプフロツプ回路９はリセツトされず、デコーダ
１２は４相クロツクをもう一周期発生するが、こ
の一周期の１相目のパルス即ち、デコーダ１２出
力１が出力されるタイミングt2までカウンタ３の
カウント値は３のままであり、一致回路６出力は
このt1〜t2間の期間T1の間“Ｈ”を維持するも
のである。

このようにスキツプポジシヨンか否かを判定し
た上で、ラツチ回路１３の書き換えを行なつてい
るので、スキツプポジシヨンに相当する出力は全
く生じることがなく、単に、スキツプポジシヨン
前後のポジシヨン出力期間が４相クロツク周期分
異なる（上記実施例では第２チヤンネル目が４相
クロツク１周期T₁分長く、第４チヤンネル目は
１周期T₁分短かい）のみであつて、このこと
は、タイミングパルスに比較して高周波クロツク
を高速にすることにより何等不都合のない状態で
動作するものである。

以上のように、この考案によればタイミングパ
ルス発生部からのタイミングパルスと同期して作
動する多相クロツク発生部を設けて、このクロツ
クで作動するラツチ回路のラツチパルスをスキツ
プ指定時に阻止すべく構成したので、スキツプポ
ジシヨンに対応する出力を完全に出さないように
することができ、従来装置に見られる如き誤動作
をなくして、他設備し対しても確実な動作を行な
わしめる効果がある。

【図面の簡単な説明】

第１図は従来のスキツプ機能付４チヤンネル自
動切換信号発生器のブロツク図、第２図は第３チ
ヤンネルをスキツプさせた際のタイムチヤート
図、第３図はこの考案の一実施例を示すスキツプ
機能付４チヤンネル自動切換信号発生器のブロツ
ク図、第４図は第３チヤンネルをスキツプさせた
際のタイムチヤート図である。１……タイミングパルス発生部、２０……多相
クロツク発生部、１４……ゲート、３……カウン
タ、４……デコーダ、１３……ラツチ回路、１５
……ゲート（多相クロツク発生部制御回路）。な
お、図中、同一符号は同一または相当部分を示
す。

Claims

【実用新案登録請求の範囲】

自動切換間隔を決めるタイミングパルスを発生
するタイミングパルス発生部と、このタイミング
パルスに同期して周期の短い多相クロツクを１周
期分発生する多相クロツク発生部と、上記多相ク
ロツクのある相のクロツクをカウントするカウン
タと、上記多相クロツクの他の相のクロツクをラ
ツチパルスとして上記カウンタの出力をラツチす
るラツチ回路と、このラツチ回路の出力をデコー
ドし自動切換信号を出力するデコーダと、スキツ
プポジシヨンを設定するためのスキツプポジシヨ
ン設定スイツチと、該スイツチのスキツプポジシ
ヨンと上記カウンタの出力との一致をとる一致回
路と、この一致回路の出力により上記ラツチ回路
へのラツチパルスを阻止するゲームと、上記一致
回路の出力により上記多相クロツク発生部をして
もう１周期分多相クロツクを発生せしめる多相ク
ロツク発生部制御回路とを備えたことを特徴とす
る自動切換信号発生器。