JPS62179748A - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPS62179748A
JPS62179748A JP61023106A JP2310686A JPS62179748A JP S62179748 A JPS62179748 A JP S62179748A JP 61023106 A JP61023106 A JP 61023106A JP 2310686 A JP2310686 A JP 2310686A JP S62179748 A JPS62179748 A JP S62179748A
Authority
JP
Japan
Prior art keywords
cap
sealing
substrate
semiconductor element
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61023106A
Other languages
English (en)
Inventor
Hiroyuki Yamaguchi
宏之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61023106A priority Critical patent/JPS62179748A/ja
Publication of JPS62179748A publication Critical patent/JPS62179748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H10W76/63—Seals characterised by their shape or disposition, e.g. between cap and walls of a container
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子をセラミック基体に固定し、キャ
ップをかぶせて、ガラスや樹脂などの封止材料で封止す
る半導体装置用パッケージに関する０ 〔従来の技術〕 半導体装置の気密封止方法として、ガラス、樹脂等の封
止材料を利用した封止が一般に行われている。従来のセ
ラミックパッケージの半導体装置の製造工程では、第３
図の断面図に示すように。
まず、半導体素子固着部２に固着した半導体素子９と外
部との電気的導通をとるための配線パターン、及び封止
材料４を取シ付けたセラミック基体１を用意する。この
セラミック基体の半導体素子固着部２に電子回路のパタ
ーンを作シ込んだ半導体素子９を接着する。半導体素子
９上の電極とセラミック基体１の電極を１！、Ａｕ等の
細１１１１０で接続することによ）パッケージの外部電
極と半導体素子との電気的導通をとる。次に、封止材料
４を取シ付けたキャップ６をセラミック基体１の上に置
き、荷重を加えて加熱し、封止材料４を溶融させて気密
封止を行なう。封止工程の加熱温度は半導体素子に悪影
響を与えないよう低めに設定されている。このため、セ
ラミック基体とキャップを押し付けるようにクリップ等
で荷重をかけて封止作業を行なっている。次に品名等を
捺印し、外観、電気的特性等の検査を行ない半導体装置
が完成する。
〔発明が解決しようとする問題点〕
上述した従来のパッケージでは、封止工程の荷重及び溶
融した封止材料の粘度のバラつきによシ、封止状態が変
化してしまう。荷重または溶融が不十分だと、セラミッ
ク基体の封止材料とキャップの封止材料との間に隙間が
あいたままとな夛、気密封止ができない。また、荷重が
強すぎると、封止材料部がつぶれ過ぎてしまう。このた
め封止材料が流れ出し、外観を損なう。また内側に流れ
出すと金属細線を切断してしまうという欠点があった。
〔問題点を解決するための手段〕
本発明の半導体装置用パッケージは、内部に半導体素子
が固定されるセラミック基体にキャップをかぶせて蓋を
し、封止材料で封止するセラミック基体とキャップの接
触面、すなわち、気密封止面にセラミックの突起を設け
ている。
〔実施例〕
図を参照して本発明の実施例について説明する。
第１図＋ａ）は本発明の第一の実施例に係る半導体装置
のキャップなしの平面図、同図（ｂ）はキャップ付きの
断面図である。これらの図において、半導体素子９がＡ
ｕ／８ｊ等のろう材でセラミック基体１の中央凹所底面
の半導体素子固定部２に固定されている。半導体素子９
の電極とセラミック基体１の内部電極３とを金属細線１
０で接続する。セラミック基体１の内部電極３と外部電
極は電気的に導通しておシ、半導体素子９とセラミック
基体１の外部電極との導通がとられる。セラミック基体
１の周辺のキャップとの封止部の４箇所には、突起５が
設けられてお〕、この突起５を除いた封止面に封止材料
４を取付けたセラミック基体１に、キャップ６を載せ、
荷重および熱を加えて気密封止し、半導体素子９を外気
からしゃ断する。この封止工程では、クリップによシ荷
重を加え、加熱するが、従来のパッケージではクリップ
のはさむ強さのバラつき、加熱温度のバラつきによシ封
止された形状が変化してしまうが、本実施例ではセラミ
ックの突起５を設けたことによシ、封止部に必要な高さ
を確保することができる。したがって封止作業時の荷重
を強めにすることができ、気密封止ができないという不
良が発生する危険性を低減できる。また、キャップ６を
パッケージのセラミック突起部５に接触するまで押し付
けるため封止部の高さを均一にすることができる。この
ため、封止材料の流れ出しによる外観損傷、金属細線の
切断を回避できる。本実施例ではセラミックの突起部を
パッケージ側に取シ付けたが、キャップ側に取シ付けて
も同様の効果が得られる。
第２図は本発明の第二の実施例の断面図である。
仁の実施例では、セラミック基体１及びキャップ６にそ
れぞれセラミックの突起７と８を設けている。更に、こ
の突起の頂面に拡互いにかみ合う凹凸をつけてあル、封
止作業時、この突起部をかみ合わせることによ）％位置
合わせができるため、第１の実施例に比べ封止作業が容
易で、また、封止の位置精度が向上する。
なお、これらの実施例で、突起部の高さの合計が、封止
材料の厚みと等しいか、それよシ低いことが必要なのは
いうまでもない。
なお、上記実施例はチップ・キャリアタイプのパッケー
ジについて述べたが、パッケージの形状はこれに限定さ
れず、ＤＩＰタイプ、ＰＧＡタイプ等種々の形状のもの
が考えられる。
〔発明の効果〕
以上説明したように、本発明はセラミックパッケージの
封止面にセラミックの突起部を設けることによシ、気密
封止不良の発生を低減できる。また、封止部の高さを均
一にできるため、封止材料の流れ出しによる外観不良、
金属細線の切断を回避できる。
【図面の簡単な説明】
第１図（ａ）は本発明の第一の実施例のパッケージを用
いた半導体装置のキャップなしの平面図、同図（ｂ）は
本発明の第一の実施例のパッケージを用いた半導体装置
の断面図、第２図は本発明の第二の実施例のパッケージ
を用いた半導体装置の断面図、第３図は従来のパッケー
ジを用いた半導体装置の断面図である。 １・・・・セラミック基体、２・・・・・・半導体素子
固定部、３・・・・・・内部電極、４・・・・・・封止
材料、５，７゜８・・・・・・セラミック突起部、６・
・・・・キャップ、９・・・・・・半導体素子、１０・
・・・・金属細線。 第１図 弗２囚

Claims (1)

  1. 【特許請求の範囲】 １）半導体素子が固着される凹所を中央部に有するセラ
    ミック基体と、このセラミック基体の凹所に蓋をし内部
    を気密封止するキャップとを具えた半導体装置用パッケ
    ージにおいて、前記気密封止面に突起が設けられている
    ことを特徴とする半導体装置用パッケージ。 ２）上記封止面の突起は、セラミック基体とキャップの
    両方の互いに突き合うような位置に設けられ、かつ、こ
    の突起の頂面は互いにかみ合うような凹と凸に形成され
    ていることを特徴とする特許請求の範囲第１項に記載の
    半導体装置用パッケージ。
JP61023106A 1986-02-04 1986-02-04 半導体装置用パツケ−ジ Pending JPS62179748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61023106A JPS62179748A (ja) 1986-02-04 1986-02-04 半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61023106A JPS62179748A (ja) 1986-02-04 1986-02-04 半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62179748A true JPS62179748A (ja) 1987-08-06

Family

ID=12101214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61023106A Pending JPS62179748A (ja) 1986-02-04 1986-02-04 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62179748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432590B2 (en) * 2004-08-11 2008-10-07 Sanyo Electric Co., Ltd Ceramic package, assembled substrate, and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849442B2 (ja) * 1978-12-29 1983-11-04 神鋼電機株式会社 振動コンベア

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849442B2 (ja) * 1978-12-29 1983-11-04 神鋼電機株式会社 振動コンベア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432590B2 (en) * 2004-08-11 2008-10-07 Sanyo Electric Co., Ltd Ceramic package, assembled substrate, and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5719442A (en) Resin sealing type semiconductor device
US5436407A (en) Metal semiconductor package with an external plastic seal
JPH1098134A (ja) 素子の樹脂封止構造
JPS62149155A (ja) 封止電子装置
JPS6389313A (ja) 電子部品の金型樹脂成形法
JPS61147555A (ja) 半導体装置
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
USH260H (en) Metallization for hermetic sealing of ceramic modules
JP3337526B2 (ja) パッケージ型半導体部品の構造
JP2557982B2 (ja) 半導体デバイスの製造方法
JP2920066B2 (ja) 半導体装置及びその製造方法
JPS6226846A (ja) 半導体装置封止用キヤツプ
JP3125868B2 (ja) 樹脂封止半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH0650991Y2 (ja) 半導体素子収納用パッケージ
JPS60177656A (ja) 半導体装置
JP3441170B2 (ja) 配線基板
JPH0366150A (ja) 半導体集積回路装置
JPH0547835A (ja) 半導体装置の実装構造
JPS6236287Y2 (ja)
EP0409257A2 (en) Low-melting point glass sealed semiconductor device and method of manufacturing the same
JPH01238129A (ja) 樹脂封止型半導体装置
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置