JPS6218057B2

JPS6218057B2 -

Info

Publication number: JPS6218057B2
Application number: JP57003407A
Authority: JP
Inventors: Koichi Tsukizoe
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-01-14
Filing date: 1982-01-14
Publication date: 1987-04-21
Also published as: JPS58121457A

Description

【発明の詳細な説明】本発明は、パイプライン処理を行なう情報処理
装置に関する。

パイプライン処理とは、命令の実行過程を、例
えば命令の読出し解読と、オペランドの読出し
と、命令実行の３つの部分処理に分解し、各部分
処理を命令間でオーバーラツプして実行し、情報
処理の迅速化を図る処理方式である。

従来、この種の情報処理装置は、第１図に示す
ように、命令の読出し解読を行なう命令フエツチ
部１と、主記憶装置の記憶内容の一部を写しとし
て持ち、高速アクセスが可能なバツフア記憶部２
と、命令で指示された演算を実行する命令実行部
３と、演算に使用されるレジスタ群を貯蔵し命令
実行に使用されるレジスタオペランドを（命令実
行部３へ）供給し、命令実行による演算結果を
（命令実行部３の出力により）格納するレジスタ
スタツク４（レジスタ群貯蔵装置）を備えてい
る。そして、１番目の命令I₁に対しては、１番目
のマシンサイクルT₁で命令の読出し解読処理を
行なう。命令読出し解読処理をＡフエーズという
ことにする。２番目のマシンサイクルT₂では、
命令フエツチ部１からのアクセスにより、バツフ
ア記憶部２からメモリオペランドが、レジスタス
タツク４からはレジスタオペランドが読み出され
て命令実行部３へ供給される。このオペランド読
出し処理をＢフエーズということにする。上記マ
シンサイクルT₂では、２番目の命令I₂に対するＡ
フエーズの処理が命令フエツチ部１で並行して行
なわれる。第３番目のマシンサイクルT₃では、
命令実行部３で命令I₁が実行され（Ｅフエー
ズ）、かつ、命令実行による演算結果はレジスタ
スタツク４に書込まれる（Ｗフエーズ）。すなわ
ち、ＥフエーズとＷフエーズとは同一のマシンサ
イクルT₃内において処理される。一方命令I₂に対
してＢフエーズが、命令I₃に対してはＡフエーズ
の処理が並行してなされる。このようにして、複
数の命令に対して、各フエーズ処理をオーバーラ
ツプして行なうこにより高速処理が可能となる。

第２図は、命令I₁〜I₅に対する各マシンサイク
ルT₁〜T₈における処理フエーズの一例を示した
タイムチヤートである。同図において、命令I₃ま
では、各命令に対する各フエーズ処理はそれぞれ
１マシンサイクル遅れでオーバーラツプして行な
われている。４番目の命令I₄は、命令I₃による演
算結果をオペランドに使用する命令であるため、
マシンサイクルT₅でＷフエーズが完了するまで
オペランドの読出し処理を待たなければならな
い。すなわち、命令I₄に対しては、マシンサイク
ルT₅のＢフエーズにおいてレジスタの確定待ち
が起る。そして、マシンサイクルT₅で命令I₃の実
行による演算結果がレジスタスタツク４に書き込
まれ、マシンサイクルT₆において命令I₄に対する
Ｂフエーズ処理がされる。

上述の従来装置においては、命令実行部３の演
算処理中に障害が発生して演算結果を誤つた場合
にも、誤つた演算結果を同一のマシンサイクル内
でレジスタスタツク４に格納してしまう。従つ
て、指示したレジスタの内容によつて演算を行な
い、その結果によつて前記レジスタの内容を更新
するような命令の場合に、演算を誤ると、該レジ
スタ内に誤つた結果が格納され、演算前のレジス
タ内容は既に消滅している。このため当該命令の
再試行ができず、一時的障害（間欠障害）時に有
効な命令の再試行による処理続行が不可能である
という欠点がある。

上記欠点を解決するために、Ｗフエーズ処理を
Ｅフエーズの次のマシンサイクルで行なうように
した装置がある。この場合は、演算の誤り等の障
害発見により書込みを停止することができ、命令
の再試行によつて処理を続行することが可能であ
る。第３図は、このような装置の各命令に対する
各マシンサイクルでの処理フエーズを示すタイム
チヤートであり、１つの命令に対して、最小４マ
シンサイクルを要する。すなわち、Ａ，Ｂ，Ｅ，
Ｗの各フエーズに対してそれぞれ１マシンサイク
ルを要し、各命令のフエーズは前の命令のフエー
ズより一般に１マシンサイクル遅れで行なわれて
いる。しかし、命令I₄は、命令I₃の実行による演
算結果をオペランドに使用する命令であるから、
マシンサイクルT₅とT₆においては、未だ命令I₃
の演算結果がレジスタへ格納されていないため、
オペランドの読出しができない。すなわち、命令
I₄のＢフエーズでは、マシンサイクルT₅とT₆と
で２マシンサイクル分のレジスタ確定待ちが起
る。そして、マシンサイクルT₇でオペランドを
読出し、マシンサイクルT₈で命令を実行（Ｅフ
エーズ）し、演算結果はマシンサイクルT₉でレ
ジスタスタツク４に書き込まれる（Ｗフエー
ズ）。次の命令I₅は、マシンサイクルT₇〜T₁₀で各
フエーズの処理を行なう。従つて、このような装
置では、障害発生時の命令の再試行は可能である
が、性能が低下する（第２図に示した装置に比し
て２マシンサイクル余分な時間を要している）と
いう欠点がある。特にＢフエーズにおけるレジス
タ確定待ちが頻発すると全体の処理時間が大幅に
遅延する。

本発明の目的は、上述の従来の欠点を解決し、
レジスタ確定待ちに要する時間は（第２図の如く
動作することにより）最小限とし、しかも障害発
生時における命令再試行を最大限可能にして、間
欠障害の場合の処理続行の可能性を高め、高速性
能高信頼度の情報処理装置を提供することにあ
る。

本発明の情報処理装置は、命令の読出し解読を
行なう命令フエツチ部と、命令を実行する命令実
行部と、命令実行に必要なレジスタ群を貯蔵し命
令実行に使用されるレジスタオペランドを前記命
令実行部へ供給し命令実行による演算結果を格納
するレジスタ群貯蔵装置とを備えて、命令の読出
し解読とオペランドの読出しと命令実行とを複数
の命令に対してオーバーラツプして実行しパイプ
ライン処理を行なう情報処理装置において、前記
レジスタ群貯蔵装置は、命令実行に使用されるレ
ジスタオペランドを供給し命令実行による演算結
果を格納する第１のレジスタスタツクと、該第１
のレジスタスタツクより遅れたタイミングで上記
演算結果と同一のデータを書き込む第２のレジス
タスタツクとを内蔵し、当該装置内の障害の発生
を監視し障害発生時には前記第２のレジスタスタ
ツクへの書込みを禁止しかつ前記第２のレジスタ
スタツクの内容を前記第１のレジスタスタツクの
対応するエリアに書き込ませる障害処理回路を備
えて障害発生時の命令再試行を可能としたことを
特徴とする。

次に、本発明について、図面を参照して詳細に
説明する。

第４図は、本発明の一実施例を示すブロツク図
である。すなわち、命令フエツチ部１は、命令の
読出し解読すなわちＡフエーズの実行をする。バ
ツフア記憶部２は、命令フエツチ部１での命令解
読により、オペランドアドレスと共にアクセスさ
れ、Ｂフエーズでのメモリオペランドの高速読出
しを行なつて命令実行部３へ供給する。命令実行
部３は、バツフア記憶部２から出力されるメモリ
オペランド２００およびレジスタ群貯蔵装置５か
ら送られるレジスタオペランド５００を入力して
命令の実行（Ｅフエーズ）を行なう。すなわち、
命令実行部３はメモリオペランド２００およびレ
ジスタオペランド５００を入力し、択一的に選択
出力する選択回路３０，３１と、選択回路３０の
出力を一時的に保持する第１オペランドレジスタ
３２と、選択回路３１の出力を保持する第２オペ
ランドレジスタ３３と、これらの出力する第１オ
ペランド３２０および第２オペランド３３０を入
力として、命令により指示された演算を実行し、
演算結果データ３４０を出力する演算回路３４と
を内蔵している。以上は、第１図に示した従来例
とほぼ同様であるが、本実施例においてレジスタ
群貯蔵装置５は、第１図のレジスタスタツク４と
同様な機能を有する第１のレジスタスタツク５０
と、第１のレジスタスタツク５０への書込みデー
タを１マシンサイクル遅延させて第２のレジスタ
スタツク５１へ書込ませる書込みデータレジスタ
５２と、第１のレジスタスタツク５０と同一の構
成を有し、前記書込みデータレジスタ５２の出力
を書き込む第２のレジスタスタツク５１と、該第
２のレジスタスタツク５１の読出しデータ５１０
および前記演算回路３４の出力する演算結果デー
タ３４０を入力し、択一的に選択出力して前記第
１のレジスタスタツク５０および前記書込みデー
タレジスタ５２に供給する選択回路５３とを内蔵
している。上記第１のレジスタスタツク５０は、
Ｂフエーズにおいて命令の実行に必要なレジスタ
オペランドを読み出してレジスタオペランド５０
０を命令実行部４へ供給し、W₁フエーズにおい
て演算回路３４から出力される演算結果データ３
４０を書き込む。また、上記第２のレジスタスタ
ツク５１は、上記W₁フエーズより１マシンサイ
クル遅れたW₂フエーズにおいて上記と同一の演
算結果データを書き込む。そして、障害処理回路
６は、本装置内の各部での障害発生の有無を管理
し、障害発生を検出すると命令の再試行処理を行
う。すなわち、障害発生を検出すると、命令フエ
ツチ部１に命令再試行指示６０３を与える。しか
し、特にオペランドレジスタ３２，３３から第１
のレジスタスタツク５０までの間で障害が発生し
た場合には、第２のレジスタスタツク５１に対し
書込み抑止信号６００により書込みを抑止し、当
該レジスタの内容を読出しデータ５１０として読
出し、選択回路５３に対して選択信号６０１によ
り上記読出しデータ５１０を選択出力させる。そ
して、第１のレジスタスタツク５０内の当該レジ
スタに相当するエリアへ書込指示信号６０２によ
り前記選択回路５３の出力データを書き込ませ
る。すなわち、第１のレジスタスタツク５０内の
当該レジスタを障害が発生した命令の実行前の状
態に回復させる。この回復処理が完了したのちに
命令フエツチ部１に命令再試行指示６０３を出力
する。この一連の動作により、障害発生の大部分
の場合に、命令の再試行が可能となり、その発生
頻度が全障害発生頻度の半分以上を占めるといわ
れる間欠障害であれば、本装置をダウンさせるこ
となく処理の続行が可能となる。

第５図は、本実施例による命令処理のフエーズ
とマシンサイクルとの関係を示すタイムチヤート
である。同図においてフエーズW₁は演算結果を
第１のレジスタスタツク５０に格納するフエーズ
を示し、フエーズW₂は上記と同一の演算結果が
第２のレジスタスタツク５１へ書き込まれるフエ
ーズを示す。すなわち、命令I₁の処理は、マシン
サイクルT₁においてＡフエーズ処理が、マシン
サイクルT₂においてＢフエーズ処理が行なわ
れ、マシンサイクルT₃において命令の実行（Ｅ
フエーズ）および第１のレジスタスタツク５０へ
の演算結果の書込み処理（W₁フエーズ）がなさ
れる。マシンサイクルT₄においては上記と同一
のデータが第２のレジスタスタツク５１へ書き込
まれる（W₂フエーズ）。従つて、命令I₂の処理
は、マシンサイクルT₂〜T₅においてそれぞれ
Ａ，Ｂ，Ｅ／W₁，およびW₂フエーズの処理がさ
れる。命令I₃においても１マシンサイクル遅れで
同様の処理がされる。命令I₄は、命令I₃の演算結
果を使用する命令であるため、マシンサイクル
T₅において、Ｂフエーズはレジスタ確定待ちと
なるが、命令I₃の演算結果はマシンサイクルT₅内
でW₁フエーズの処理を終了するから、マシンサ
イクルT₆において命令I₄のオペランド読出しを行
なうことができる。すなわち、第２図に示した従
来例と同一のペースで命令処理が可能である。そ
の後はマシンサイクルT₇で命令実行（Ｅフエー
ズ）および演算結果の第１のレジスタスタツクへ
の書込み（W₁フエーズ）がなされ、マシンサイ
クルT₈で同一のデータが第２のレジスタスタツ
ク５１へ書き込まれる。同様に、命令I₅に対して
はマシンサイクルT₆〜T₉でそれぞれのフエーズ
処理が行なわれる。実質的にはマシンサイクル
T₈で命令I₅までの処理が完了することになる。す
なわち、第２図に示した従来例と同じ高速でパイ
プライン処理を行なうことが可能である。しか
し、本実施例においては、W₂フエーズにおい
て、同一の演算結果データを第２のレジスタスタ
ツクに書き込む構成であるから、障害発生時に障
害処理回路６の制御により、第２のレジスタスタ
ツク５１への誤つたデータ書込みを抑止し、命令
実行前の正しいレジスタ内容により命令の再試行
が可能となる。しかも、第３図に示された従来例
のように多くの処理時間を要しない。すなわち、
レジスタ確定待ちに要する時間は最小限であつ
て、しかも障害発生時における命令再試行が最大
限可能であり、間欠障害の場合の処理続行を可能
とし、高速性能、高信頼度の情報処理が達成でき
る効果がある。

上記実施例では、第２のレジスタスタツク５１
への演算結果データの書込みを、第１のレジスタ
スタツク５０への書込みより１マシンサイクル遅
れとしたが、書込みデータレジスタ５２をｎ段設
けることによりｎマシンサイクル遅れとすること
もできる。この場合は、障害発生時に、第２のレ
ジスタスタツク５１の内容をすべて第１のレジス
タスタツク５０に転送したのち、複数命令分だけ
前に戻つて命令の再試行を実行することができ
る。従つて、例えば障害発生要因が数命令前に起
きているような障害に対しても有効となり、より
一層信頼度を向上させることが可能である。上述
のｎ段の書込みデータレジスタは、例えば、ｎワ
ードの読み書き同時可能メモリを採用し、各命令
の演算結果をそのレジスタ番号と共にワード方向
にサイクリツクに格納するようにすれば容易に実
現できる。

また、本発明を適用しようとする計算機システ
ムが、プログラムの処理をプロセス単位で行な
い、各プロセスに対してレジスタ群が１組ずつ定
義されていて、実行中でないプロセスに対応した
レジスタ群の内容は主記憶装置内に設けられた退
避用のエリアに退避させ、プロセス切替え時には
該退避用エリアから対応するレジスタ群の内容を
レジスタ群貯蔵装置へ転送回復後プロセスの実行
をするシステムであつて、上記レジスタ群の内容
の退避および回復を高速に行なうために、実行中
のプロセスに対応するレジスタ群を格納する第１
のレジスタスタツクの他に、実行中プロセス、前
回実行中であつたプロセス、次に実行すべきプロ
セス等に対応した複数組のレジスタ群を格納する
第２のレジスタスタツクを有するレジスタ群貯蔵
装置（特願昭56―190516号参照）を備えたシステ
ムである場合は、この情報処理装置は、上述のよ
うに、プロセス切替え処理高速化のために、第１
のレジスタスタツクの他にその数倍の容量を持つ
第２のレジスタスタツクを既に備えているから、
該第２のレジスタスタツクへの書込みを遅延させ
るための書込みデータレジスタを追加し、前記障
害処理回路の制御によつて障害時の再試行を行な
わせることが可能である。換言すれば、金物量を
殆んど増加させることなく本発明を適用して再試
行性を向上させることができる。

以上のように、本発明においては、命令実行に
よる演算結果データを命令実行のマシンサイクル
と同一のマシンサイクルで書き込む第１のレジス
タスタツクと、遅延して書込む第２のレジスタス
タツクとを備えた構成としたから、オペランドに
前の命令の演算結果データを使用する命令に対し
ても、オペランド読出しフエーズにおけるレジス
タ確定待ちの期間を最小限に止めることが可能で
あり、しかも障害時における命令再試行の可能性
が大である。すなわち、処理時間を延長すること
なく、命令再試行の可能性を保有するから、高速
性能、高信頼度の情報処理が可能となるという大
なる効果を有する。

【図面の簡単な説明】

第１図は従来のパイプライン処理を行なう情報
処理装置の一例を示すブロツク図、第２図は上記
従来例の動作を説明するためのタイムチヤート、
第３図は別の従来例の動作を示すタイムチヤー
ト、第４図は本発明の一実施例を示すブロツク
図、第５図は上記実施例の動作を説明するための
タイムチヤートである。図において、１……命令フエツチ部、２……バ
ツフア記憶部、３……命令実行部、４……レジス
タスタツク、５……レジスタ群貯蔵装置、６……
障害処理回路、３０，３１……選択回路、３２…
…第１のオペランドレジスタ、３３……第２のオ
ペランドレジスタ、３４……演算回路、５０……
第１のレジスタスタツク、５１……第２のレジス
タスタツク、５２……書込みデータレジスタ、５
３……選択回路、Ａ……命令の読出し解読フエー
ズ、Ｂ……オペランドの読出しフエーズ、Ｅ……
命令の実行フエーズ、Ｗ，W₁，W₂……演算結果
の格納フエーズ。

Claims

【特許請求の範囲】１命令の読出し解読を行う命令フエツチ部１
と、命令を実行する命令実行部３と、命令実行に
必要なレジスタ群を貯蔵し命令実行に使用される
レジスタオペランドを前記命令実行部へ供給し命
令実行による演算結果を格納するレジスタ群貯蔵
装置５とを備え、命令の読出し解読とオペランド
の読出しと命令実行とを複数の命令に対してオー
バーラツプして実行しパイプライン処理を行う情
報処理装置において、前記レジスタ群貯蔵装置は、命令実行に使用さ
れるレジスタオペランドを供給し命令実行による
演算結果を格納する第１のレジスタスタツク５０
と、該第１のレジスタスタツクより遅れたタイミ
ングで上記演算結果と同一のデータを書き込む第
２のレジスタスタツク５１とを内蔵し、当該装置内の障害の発生を監視し障害発生時に
は前記第２のレジスタスタツクへの書き込みを禁
止しかつ前記第２のレジスタスタツクの内容を前
記第１のレジスタスタツクの対応するエリアに書
き込ませる障害処理回路を備えたことを特徴とす
る情報処理装置。