JPS62180633A

JPS62180633A - クロツク同期回路

Info

Publication number: JPS62180633A
Application number: JP61023136A
Authority: JP
Inventors: Tomoyoshi Osawa; 智喜大澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-02-04
Filing date: 1986-02-04
Publication date: 1987-08-07
Anticipated expiration: 2009-12-12
Also published as: JPH06101726B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本丸明は□クロック同期回路に関し、特にディジタル≠
−タ）入道の復調時におけるクロック同期回路に簡する
７１［従来の技□術１井イジタルデータ伝送のクロ・ツク同期には、タンク回
路等が専ら用いられてし　　゛信側で送信データを再生するためには、送信側と同−の
クロックが必要となる、このため同一クロックか受信側
で再生される様に、データを送信する前にクロック同期
用の参照データを一定時間送信するのが一般的である。

；、発明が解決しようとする問題点ｌ」−述した従来のクロック同期においては、クロ・ツク
同期用の参照データを一定時間送信し、受信側でクロッ
クか準備された後はじめてデータが送出されることにな
る。送信側がクロック同期用の参照データを送出する時
間は全く情報伝送から見れば無駄時間であるのでこれは
短いほど良いと言うことになる。つまり従来は無駄な参
照データを送信するという問題点があった。

本発明の目的は、無駄情報とも言うべき送信側からの参
照データを受りることなしにクロック同期を可能とする
クロック同期回路を提供することにある。

１問題点を解決するための手段〕本発明のクロック同期回路は、間隔Ｔｂで送信されたデ
ータの信号波形を間隔Ｔ５でサンプルした離散信号を入
力して前記信号波形を復元する内挿フィルタと、復元さ
れ′／′Ｓ（ｚ号波形から抽出したクロック信号で前記
復元された信号波形を打ちぬくことにより復調データを
出力するクロ・ツク制御回路と、前記間隔・Ｔｓでサン
プルされたＮ個の前記離散信号を記憶しその記憶した値
を逆の順に出力する記憶回路と、前記内挿フィルタ入力
を前記離散信号人力から前記記憶回路出力に接続変更す
るスイ・ソチと、第１ステップで前記離散信号を前記内
挿フィルタに入力すると共に前記記憶回路にＮ個入力し
たのち前記スイッチを前記記憶回路出力に切り換え該ス
イッチによる切換え時にＮ個目のサンプルタイミングと
ｆＷ　Ｍ’Ｎデータ出力タイミングの差市に間隔Ｎ−Ｔ
ｓを加えた値を間隔Ｔｌ＋を法として除して得られｔ：
値を初期位相差として出力する初期位相差推定器と、前
記スイ・・Ｉチによる切換え時に前記内挿フィルタに前
記初期位相差推定器によって推定された初期位相差を与
える制御回路とを備え、前記スイッチ切換え後の第２ス
テップで復調されたデータを前記クロック制御回路から
出力している。

［作用〕第１図は本発明の詳細な説明するためのプロ・ツク図で
ある。初めスイッチ４は４１側に倒れており、端子１０
０よりのＴｓ同期のサンプル値を入力すると、この入力
サンプル値は記憶回路３に格納される。サンプル値は逐
次内挿フィルタ１に入力され、その出力端子３００には
サンプル以前の信号波形が再生される。この信号波形は
クロック制御回路２に加えられてクロ・ツク同期がとら
れる。

この出力は端子４００より出力されるが、初め位相が合
っていないため送信されたデータは忠実には再現されな
い。クロック制御回路２によりクロック同期を完成させ
るに十分なサンプル数Ｎ個のす、ンプル値を入力した後
、スイ・ソ、チ４は端子４２側に切り換えられ、内挿フ
ィルタ１は、記憶回路３から格納した値を入力順に順次
入力する。この時、最後に内挿されクロック同期した復
調データとそイッチ４の切換え後の復調データは、クロ
・ツク、′Ｆ！Ｊ期位相差位相差ロック周波数差により
位相が　５一連続していないため、クロック同期が完成しているにも
かかわらず、切換え後同期がはずれてしまう。クロ・ツ
ク周波数差が無視できる場合、例えば、クロック精度が
非常に良いとか、データ長が短い場合などにはクロック
初期位相差のみが問題となる。クロック初期位相差はク
ロ・ツク周波数差の指定が困難であるのに比べて、デー
タ長が既知の時は簡単に指定できる。

今間隔Ｔｂの送信データを間隔Ｔｓ、でＮ個すンプルし
た時、Ｎ個目でのＮ個目のサンプル時点と、それによる
復調データまでの時間差を平とすると、クロック初期位
相差（すなわち１個目のサンプル時点と１個目の復調デ
ー、夕との時間差）Φは次の□ 式で表わされる。

Φ＝ｍｏｄＴｂ　　（Ｎ　・Ｔｌｌ＋Ｙ）−（］）（１
）式のｍｏｄｘ　（ｙ＞は、ｙをＸで割った時の余りを
表わす法（モジュロ−）である。ここでＮ、’ＴｓＩ、
Ｔｂは既知であり、市はＮ個目のサンプル値を入力して
から復調データまでの時間差であるので簡単に求めるこ
、とができる。この演算を行う部分が初期位相差推定器
５である。従って、スイッチ４切換え後の復調データ出
力時に（１）式で計算した位相差を補う様に制御回路６
により内挿フィルタの位相を変えることによって、スイ
・ソチ４切換え後の第２ステップでは第１ステップとの
位相が連続となり、クロック位相の合った送信データか
完全に復調されることになる。

［実施例゛１次に、本発明について第２図、〜第５図を参照して詳細
に説明する。

第２図は本発明のクロック同期回路の一実施例を示すブ
ロック図である。本実施例に用いる内挿フィルタ１の構
成としては、特願昭６０−００２３８８号明細書記載の
内挿フィルタがある。

第３図は第２図における内挿フィルタの一例を示すブロ
ック図、第４図は第３図における基本内挿フィルタの一
例を示すブロック図である。

第３図において、内挿フィルタ１は端子２００の入力多
値ディジタルサンプル値を各位に分配する入力回路６０
と、第４図に示す基本内挿フィルタ５０．〜５７と、各
基本内挿フィルタ５０．〜５７の出力を合成する合成回
路７０とから成る。

又、クロ・ツク制＃回路２には例えば特願昭５８−０５
７５２９号明細書記載のクロ・ツク位相制御回路等種々
の方式かある。さらに、記憶回路３は）丁・−ストイン
・ファーストアウト・メモリ（以下Ｆ　Ｉ　Ｆ　Ｏ）て
構成することができる。初期位相推定器５は切換え信号
１００１がオンの後、クロック信号１００２までの時間
（位相差に値する〉市を求め、（１）式の演算を行う。

制御回路６はクロック初Ｎ位相差Φの値１００３を入力
してがら次のクロック信号１００２を入力するまでの間
、端子７００を通して第４図に示すシフトレジスタ８５
及び２進カウンタ８０をクリアする。そして初期位相差
を補うための制御信号を発生させる。

制御信号はＡ、Ｂの２種類あり、Ａ＝ｍｏｄＴｓ（Φ’）　　　　−（３）である。（２
）式の１ｎｔ（ｘ）はＸを超えない最大の整数を示す。

秋に、（２）、（３）式について第５図を用いて説明す
る。第５図は第２図における切換え時の制御信号発生の
様子を示す図で、前記間隔Ｔｓ＜Ｔゎの時、サンプル値
は１シンボル間に１個ないしは２個以上サンプルされる
。第１ステップでサンプル値数ａＮまでを入力し、クロ
ック位相の合った復調データＳ、Ｉｌ・を出力したとす
る。この時のサンプル値ａＮとｆｋ’調データＳ、との
位相差（時間差）が１！である。、、ここでスイッチ４
（第２図に図示）を端子４１側：から端子４２側に切り
換える。又、初期位相差推・定、器５により、（１）・
式の演算を行う、演算の結果お初□期位相差Φは第す図
に示した値となる、この初、押付相差Φは最初やサンプ
ル値ａ１からの初期位相差である。しかじ内挿フィルタ
１の内の２進カウンタ８６（第４図に図示）のアドレス
は間隔Ｔ３．の法（モ：ジュロニ）で動作している、従
って、：＞′ｒ、の：場合、この内挿フィルタでは・Ｔ
ｓ以上９位相、振は作れない。しかしΦ〉Ｔ３の場合（
２）式で求められるサンプル値数Ｂだけ′　　　　　−
９− サンプル値をシフ１〜レジスタ８７（第４図に図示）に
取り込めば、第５図に示したＡ式で求められる位相差で
表わせる。つまり、、 Φ＝Ｂ・Ｔ’、＋Ａ　　　　・・・　（４）となる。こ
の様に、初期位相差を（４）式の様に表わすことにより
クリアを解除し、このＢの数だけ前記シフトレジスタ８
７をシフ１−　Ｌ、前記２進力’ｙ７９８６　ｅＡｏ（
ｉ！Ｉニーｔ＝　ツ）ｔ６．；ｌｈニＪ：　’）　、　
ｉｔ調調データＳ比出力後、間隔Ｔｂ時間後にはクロ・
・ｌり位相同期のまま復調データＳ、が得られる。

し発明の効果］以上３８間した様に本発明のクロック同期回路は、クロ
ツメ周疲数オフセ・ソトが無視できる場合、通常データ
６前に付加されたクロ！・μり同期用の参照データを怒
り去ってもデータが一項になることなく復調キレる。効
果がある。　　′ ニー１１

【図面の簡単な説明】

第１図：（よ本発明の詳細な説明するためのブロック図
、第２図は本発明のクロック同期回路の一実施例を示す
ブロック図、第３図は第２図における内挿フィルタの一
例を示すプロ・ツク図、第４図は第３図における基本内
挿フィルタの一例を示すブロック図、第５図は第２図に
おける切換え時の制御信号発生の様子を示す図である１・・・内挿フィルタ、２・・・クロ・ツク制御回路、
３・・・記憶回路（ＦＩＦＯ）、４・・・スイ・ソチ、
５・・・初期位相推定器、５０．〜５７・・・基本内挿
フィルタ、６０・・・入力回路、６１・・・パルス発生
回路、６２・・カウンタ、６３・・・クロック、７０・
・・合成回路、８６・・・２進カウンタ、８７・・・シ
フトレジスタ、８８・・ＲＯＭや −１１＞＄１図＄　２　閃滞　３　目茅ＳｔＢ　　　　＝２Ａ　　　＝ψ−！−Ｔｓ５　　閏

Claims

【特許請求の範囲】

間隔Ｔ＿ｂで送信されたデータの信号波形を間隔Ｔ＿ｓ
でサンプルした離散信号を入力して前記信号波形を復元
する内挿フィルタと、復元された信号波形から抽出した
クロック信号で前記復元された信号波形を打ちぬくこと
により復調データを出力するクロック制御回路とから構
成されるクロック同期回路において、前記間隔Ｔ＿ｓで
サンプルされたＮ個の前記離散信号を記憶しその記憶し
た値を逆の順に出力する記憶回路と、前記内挿フィルタ
入力を前記離散信号入力から前記記憶回路出力に接続変
更するスイッチと、第１ステップで前記離散信号を前記
内挿フィルタに入力すると共に前記記憶回路にＮ個入力
したのち前記スイッチを前記記憶回路出力に切り換え該
スイッチ切換え時に前記Ｎ個目のサンプルタイミングと
復調データ出力タイミングの差Ψに間隔Ｎ・Ｔ＿ｓを加
えた値を間隔Ｔ＿ｂを法として除して得られた値を初期
位相差として出力する初期位相差推定器と、前記スイッ
チによる切換え時に前記内フィルタに前記初期位相差推
定器によって推定された初期位相差を与える制御回路と
を備え、前記スイッチ切換え後の第２ステップで復調さ
れたデータを前記クロック制御回路から出力することを
特徴とするクロック同期回路。