JPS62180A

JPS62180A - 映像処理方法及びその装置

Info

Publication number: JPS62180A
Application number: JP60139489A
Authority: JP
Inventors: Ryukichi Wada; 和田　隆吉; Yoshinori Ishii; 良典石井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-06-26
Filing date: 1985-06-26
Publication date: 1987-01-06
Anticipated expiration: 2012-09-03
Also published as: WO1990006036A1; US4768095A; JP2650186B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えばテレビ受像機においてテレビ映像信
号の１コマを映像メモリに記憶した後、これを読み出し
て静止画映像として表示する映像処理方法、及びその装
置に関するものである。

〔従来の技術〕

近年の半導体の進歩、メモリＩＣ等の価格低下により１
コマのテレビ映像信号をメモリに記憶した後、これを読
み出して静止画として表示する装置が民生映像機器に導
入されようとしている。例えば一般のテレビ受像機が上
記機能を持っていると、動画であるテレビ映像の任意の
１コマを静止画として表示でき、種々の利用法が考えら
れる。

ところで、この種の静止画を得る安易な方法として、Ｖ
ＴＲがある。テレビ映像信号を録画しておき、再生時に
任意の画面を静止画として、再生表示できる。しかし、
この種の静止画を得るには録画、テープ巻き戻し、再生
といった手順を踏まねばならず、現在放送中のテレビ映
像を一時止めて静止画とし、メモを取るといった用途等
には操作が煩られしく不向きである。また、いつも静止
画を得るために録画状態にしておくのも容易ではない。

そこで、テレビ映像信号を半導体メモリ等の映像メモリ
に電気的に記憶し、これから静止画を得る構成は、視聴
者が希望の画面の所でボタン。

キー等を押すだけで、その静止画を即座に表示でき、操
作も単純で利用、用途は広い。

第６図は、このような機能を持った従来装置の一例であ
る。図において、１はチューナであり、アンテナ１ａで
受けたテレビ信号はこのチューナ１で希望チャンネルが
選択され、映像増巾復調回路２に導かれる。ここで、復
調された復調映像信号出力Ａはスイッチ回路３を介して
映像出力回路４に供給され、表示手段を構成するブラウ
ン管１３をドライブする。また、復調映像信号Ａは同期
分離回路５にも供給され、その出力である水平。

垂直同期信号ＳＨ，ＳＶは偏向回路６に導かれ、ブラウ
ン管１３の偏向ヨーク１４をドライブする距歯状波電流
を発生する。そして、ブラウン管１３上にテレビ映像を
表示する。これは従来のテレビの一般的な構成である。

一方、破線で示した部分は静止画表示に関する映像処理
部Ｒとなるものである。７はＡ／Ｄ変換器であり、上記
した復調映像信号Ａは、このＡ／Ｄ変換器７によりデジ
タル信号已に変換される。一方、１０はボタン１５を押
す毎に反転する双安定フリップフロップであり、その出
力Ｈがハイレベルになった時から、１フイールドもしく
は１フレームの間、同期信号ＳＶ、ＳＨに基づいてメモ
リコントロール回路１１がライト信号を映像メモリ８に
出力し、デジタル映像信号Ｅが映像メモリ８に書き込ま
れる。

この書き込みが終るとメモリコントロール回路１１はリ
ード信号を出力し、書き込まれた映像信号が読み出され
る。この読み出された映像信号Ｆは、Ｄ／Ａ変換器９で
アナログ信号Ｇに変換され、スイッチ回路３に導かれる
。ここで、フリップフロップ出力Ｈがハイレベルの時は
スイッチ３が２側に接続されるので、メモリ８よりの映
像信号Ｇは、映像出力回路４に導かれブラウン管１３に
静止画として表示される。さらに、ボタン１５を押せば
フリップフロップ１０は反転して、その出力Ｈはローレ
ベルになり、スイッチ３が切換って通常のテレビ映像が
表示される。なお、１２は上記メモリコントロール回路
１１に動作クロックを供給する基準発振器である。

〔発明が解決しようとする問題点〕

しかしながら、このような構成の従来装置においては、
静止画を表示中はその静止した後の通常のテレビ映像を
表示できないという問題点がある。

ＶＴＲでの静止画は、テープ走向を機械的に停止して静
止画を得るものであり、静止画モードを解除すれば静止
した時以後の映像を途切れることなく続けて表示できる
。しかし、テレビ映像は連続して放送されているもので
あり、゛第６図の構成では静止画を表示中のテレビ映像
は捨てられ視聴できないこととなる。

この発明は、上記のような問題点を解消するためになさ
れたもので、静止画を表示できるとともに、その静止画
以降の動画を併せて表示できる映像処理方法及びその装
置を得ることを目的とするものである。

〔問題点を解決するための手段〕

この発明に係る映像処理方法は、映像メモリの全アドレ
スを読み出す過程で、映像メモリの特定領域内における
アドレス数に相当する画素数にサンプリングした映像信
号を逐次上記特定領域に書き込むようにしたものである
。

また、この発明の別発明に係る映像処理装置は、映像メ
モリの全アドレス数に相当する画素数に映像信号をサン
プリングする第１サンプリングモードと映像メモリの特
定領域におけるアドレス数に相当する画素数に映像信号
をサンプリングする第２サンプリングモードに設定可能
なサンプリング手段と、上記映像メモリの全アドレスを
設定する第１アドレス指定手段と、映像メモリの上記特
定領域におけるアドレスを指定する第２アドレス指定手
段と、上記サンプリング手段と第１．第２アドレス指定
手段と映像メモリとを制御する制御手段とを備えたもの
である。

更に、この発明の別発明においては、上記のものに、映
像メモリより読み出された画素データを上記制御手段の
制御に基づき処理し、表示手段に出力するシフトレジス
タを備えたものである。

〔作用〕

この発明における映像処理方法は、映像メモリの特定領
域のみが書き換えられるので、その領域に対応する表示
手段の領域に動画が表示され、その他の領域に静止画が
表示される。

また、この発明の別発明における映像処理装置は、制御
手段により、サンプリング手段を上記第１サンプリング
モードに設定し、このときに映像メモリを書き込みモー
ドとし、かつ第１アドレス指定手段により映像メモリの
全アドレスを指定させて画像の書き込みを行って静止画
を得るとともに、この動作終了後サンプリング手段を第
２サンプリングモードとし、かつ第２アドレス指定手段
により映像メモリの上記特定領域にサンプリングされた
信号を逐次書き込んで動画を得るとともに、この動画の
書き込み時間以外の時間で映像メモリを読み出しモード
に設定し、かつ第１アドレス指定手段を作動させて映像
メモリの静止画、動画を含む全記憶内容を読み出して表
示手段に表示する。

更に、この発明の別発明においては、上記映像メモリの
静止画、動画を含む全記憶内容を読み出してから、シフ
トレジスタにより、動画の書き込み期間に相当して画素
データに含まれるデータネ存在域を除去して表示手段に
表示する。

〔実施例〕

以下この発明の一実施例を図について説明する。

なお、この実施例は水平方向２４０画素、垂直方向ライ
ン数２４０本即ち、インターレースで４８０本の１フイ
ールド静止画の主画面の軸面に水平方向８０画素垂直方
向１６０本、画面サイズにして１／９の動画をはめこむ
ものである。

第１図は本願の要部となる映像メモリ周辺の詳細ブロッ
ク図で、第６図に示した従来例の映像処理部Ｒに対応し
、他の部分は同様となるので省略しである。第２図は上
記第１図に示すタイミングコントロール回路を更に詳細
に示したブロック図、第３図及び第４図は上記各部の動
作タイミング図である。

第１図において、１６はサンプリングの周期が異なった
第１サンプリングモードと第２サンプリングモードに設
定されるサンプリング手段を構成するＡ／Ｄ変換器、１
８は基準発振器、１９は上記基準発振器１８から上記Ａ
／Ｄ変換器１６に供給される２種類のサンプリングクロ
ックを切換えるサンプリングクロック切換器、２０は直
列並列変換用シフトレジスタ、２１は並列直列変換用シ
フトレジスタ、２２は映像メモリ８の全アドレスを指定
する第１アドレス指定手段としての主アドレスカウンタ
、２３ぽ上記映像メモリ８の特定領域のみのアドレスを
指定する第２アドレス指定手段としての副アドレスカウ
ンタ、２４は上記各部　′ドレスカウンタ２２，２３の
アドレスバスを切換えて映像メモリ８に接続するアドレ
スバス切換器、２５は上記各部の動作タイミングを制御
する制御手段としてのタイミングコントロール回路であ
る。

上記タイミングコントロール回路２５は、この実施例に
おいては第２図に示すように、Ｄ型及びＲ３型フリップ
フロップ２６．２８と遅延回路２６ａと論理回路２７，
２９．３０，３６．３７と１／３あるいは１７４分周器
３１〜３５と信号切換器３８とから構成されている。こ
こで、同図に示された信号について説明する。なお、信
号に付された符号は以後の文中及びタイミング図のもの
と対応し、アルファベットは信号の種類、丸で囲んだ数
字は信号の違いを示している。信号Ｈは第１図の双安定
フリップフロップ１０の出力信号で、上記Ｄフリップフ
ロップ２６．Ｒ／Ｓフリップフロップ２８により、出力
Ｗに１フイ一ルド期間ハイレベルのモード切換信号を発
生する。ＳＶはテレビ同期分離回路５　（第６図）より
の垂直同期信号、同じ＜ＳＨは水平同期信号である。Ｓ
Ｈはまた、分周器３１で１／３分周される。Ｓは基準発
振器１８からの２０ＭＨｚの信号で、３２〜３５の分周
器で必要な周波数に分周−される。信号Ｍは主／副アド
レスカウンタ２２．２３の切換制御信号であり、ハイレ
ベルでは主カウンタ２２によるアドレスが映像メモリ８
へ供給される。信号■は映像メモリ読み／書き制御信号
Ｎで、ハイレベルではＲモード、ローレベルでＷモード
になる。

次に、信号りは副アドレスカウンタ２３のためのクロッ
ク信号、及びリセット信号で、信号■により垂直カウン
タを駆動し、信号［相］により水平カウンタを駆動する
。又、信号Ｓｖによりそれぞれのカウンタ畦か芒寺４を
初期値（この例では１６０）にセットする。同じく、信
号には主アドレスカウンタ２２のクロック信号、リセッ
ト信号で、水平カウンタのクロックパルスは切換信号Ｗ
により切換器３８でモード１では信号［相］の５Ｍ１ｌ
ｚ、モード２では信号［相］′の位相の２０　／　３　
Ｍｌｌｚに切換わる。

信号［相］はモード２におけるサンプリングクロッＴ、
及び並−直変換シフトレジスタ２１のロードパルス信号
０となる。また、信号■は映像メモリ８にＪｌ）（７）
データを直−並列変換するシフトレジスタ２０のシフト
クロックＰとして働（。信号［相］は基本クロック５　
Ｍ　Ｈｚの信号で、シフトレジスタ２１のシフトクロッ
クＱ及びモード１におけるサンプリングクロックＵとし
て使用される。

以下順に図によって、この実施例の作用について説明す
る。

ボタン１５を押すとフリップフロップ１０の出力Ｈは反
転しハイレベルとなる。この信号Ｈがハイレベルになる
と、タイミングコントロール回路２５の入力信号である
同期信号ＳＨ，ＳＶに基づき１フイ一ルド期間（ＩＶ期
間）映像メモリ８の読み／書きコントロール信号（以下
Ｒ／Ｗモード）ＮがＷモードになる。即ち第２図におい
て信号ＨはＤフリップフロップ２６のデータ端子りに入
り、同期信号ＳＨ，ＳＶ内の垂直同期信号ＳＶがクロッ
ク端子Ｔに入っているので出力Ｑは垂直同期信号Ｓｖの
来た時点でハイレベル、逆に出力向はローレベルになる
。更に出力向は遅延回路２６ａにより遅延されるのでア
ンド回路２７の出方にはトリガパルスが発生することに
なる。このトリガパルスは次段のＲＳＳフリップフロッ
プ２をセット状態にし、その出力向はローレベルになる
。そして１フイールド後の垂直同期信号ＳＶにより、Ｒ
ＳＳフリツブフロップ２はリセット状態になり、その出
力Ｑは元のハイレベルに戻る。このＲＳフリップフロッ
プ２８の石出力がローレベルの間が映像メモリ８の静止
画のためのＷモードに相当し、メモリ８を書き込み状態
にする。（これを以後モード１とする）。また、映像増
幅復調回路２　（第６図）よりの映像信号Ａは第１図の
Ａ／Ｄ変換器１６に導かれる。そして、そのサンプリン
グクロック信号として、ＲＳフリップフロップ２８の石
出力がローレベルの間は、切換信号Ｗに基づきクロック
切換器１９が１側になって、この例では基準発振器１８
の２０ＭＨｚを分周した５ＭＨｚが供給される。従って
、５ＭＨｚでの第１サンプリングモードでサンプリング
されたデジタル映像信号が映像メモリ８へ供給される。

一方、・この時は読み書き兼用の主アドレスカウンタ２
２は書き込みカウンタとして動作し、カウンタ入カクロ
ソク信号Ｋにより５ＭＨｚで、デジタル映像信号Ｅを書
き込んでいく。当然、フリップフロップ２８Ｑ出力がロ
ーレベルの時は、アドレスバス切換器２４は切換信号Ｍ
により１側に切換られている。以上の動作で、テレビ映
像の１フイ一ルド分の情報が映像メモリ８へ書き込まれ
る。この書き込みの後、第２図に示すフリップフロップ
２８の出力がハイレベルになった後はメモリ８はＲモー
ドとなり、アドレスバス切換器２４が１側になったまま
であれば、主アドレスカウンタ２２によりメモリ８の読
み出しが行われ、その出力ＦをＤ／Ａ変換器９によりア
ナログ信号Ｇに戻せば前記画素の静止画が得られる（こ
れを以後モード２とする）。しかし、本発明は一旦メモ
リ８へ書き込んだ後、メモリを信号Ｎにより周期的にＷ
モードにし、同時にアドレス切換を行って副アドレスカ
ウンタ２３の出力をメモリ８へ供給し、読み出しと書き
込みを同時に行うようにモード２を制御するものである
。次に、アドレスカウンタ２２．２３について述べる。

映像メモリのためのアドレスカウンタは一般に水平方向
のドツトカウンタと垂直方向のラインカウンタで構成す
る。そして、これらのカウンタの駆動入力として、水平
カウンタにはサンプリングクロックに応じたクロック信
号、垂直カウンタには水平同期信号が入力される。更に
、カウンタを初期状態にセットするリセット信号があり
、この信号として垂直同期信号を使用する。信号に、Ｌ
はこれらの信号を示している。さて、本実施例では前述
の画素数の関係から主カウンタ２２は水平、垂直共２４
０迄カウントする機能をもっている。モード１において
は水平カウンタのクロックは５Ｍ１１ｚである。モード
１で最初の垂直同期信号で主カウンタ２２がリセットさ
れ、次に５ＭＨｚのクロックにより水平カウンタが駆ｍ
し、２４０迄カウントしてメモリ８の指定列番地に相当
する所へ１水平ライン分のデータが書き込まれる。次に
水平同期信号により水平カウンタはリセットされ、垂直
カウンタが１つカウントアツプし、行番地を指定する、
以後この動作が繰り返されてメモリの列番地１〜２４０
１行番地１〜２４０の所へ水平２４０画素、垂直２４０
本の映像データＥが書き込まれる。

モード２においては、サンプリングクロック切換器１９
によりＡ／Ｄ変換器１６に５　／　３　Ｍ　Ｈｚの第２
サンプリングモードのクロックが入力される。

即ち、モード１に比べてクロックレートが１／３である
。従って１水平ラインの画素数は２４０の１／３で８０
となる。また、副カウンタ２３の水平カウンタ駆動入力
として５　／　３　Ｍ　Ｈｚの繰返し周期のクロックが
入力される。そして、副カウンタ２３の水平カウンタ初
期セント値を例えば１６０とすれば、１水平ラインで発
生する８０個の画素データは列番地１６１〜２４０の間
に書き込まれる。次に副カウンタ２３の垂直カウンタ駆
動入力として、水平同期信号を１／３に分周したものを
使うと、１フイールドでの垂直方向のライン数は１画面
につき１／３にまびかれて８０本になる。

上記と同じく垂直カウンタの初期値を１６０としておけ
ば、メモリ８の行番地１６１〜２４０の間にこの垂直方
向８０本のデータが書き込まれる。

列番地１６１〜２４０１行番地１６１〜２４０以外の所
はデータは書き変わらず元のままである。

次にモード２での映像メモリ読み出しは、上記書き込み
が行われていない時に主カウンタ２２により連続して行
われる。この間の動作を第３図及び第４図に示すタイミ
ング図により説明する。なお、第３図は水平同期信号単
位（ＬＨ期間）を基準にしたタイミング図、第４図はこ
のＩＨ期間を拡大したドツトクロック単位のタイミング
図である。第３図に於いて信号■はメモリの読み／書き
制御信号Ｎで、前述のようにモード１では、第２図のフ
リップフロップ２８によりその出力ＱがローレベルでＷ
モードになる、その後のモード２では第４図の信号［相
］に示すよう５　／　３　ＭＨｚの周期で一定時間毎に
Ｗモードになる。信号■は主アドレスカウンタ２２の垂
直カウンタ用クロックにでありモード１では書き込み行
アドレス（１〜２４０）を指定しモード２では読み出し
行アドレス（１〜２４０）を指定する。信号■はモード
２における副アドレスカウンタ２３の垂直カウンタ用ク
ロックで、３Ｈ周期で動画書き込みのための行アドレス
（１６１〜２４０迄）を指定する。

次に第３図を時間的に拡大したドツトクロック単位のタ
イミングを示した第４図で述べると信号［相］は５ＭＨ
ｚの基本クロックでありモード１においては第１図に示
すＡ／Ｄ変換器１６のサンプリングクロックｖ１及び主
アドレスカウンタ２２の水平カウンタクロックにとして
使用し、メモリの書き込み列アドレス２■（１〜２４０
）が指定され、１水平ラインのデジタル映像データＥ＠
（ＤＩ〜Ｄ２４０）が書き込まれる。

次にモード２ではＡ／Ｄ変換器１６のサンプリングクロ
ック■は信号［相］の５　／　３　Ｍ　Ｈｚに切換り、
モード１に比べて１／３のレートでデジタル映像データ
Ｅ＠　（ＤＷＩ〜ＤＷ８０）を発生する。一方、副カウ
ンタ２３の水平カウンタは、５／３ＭＨｚである信号［
相］をクロック入力りとして動作し、書き込み列アドレ
スＹである信号＠（１６１〜２４０）を発生して、上記
デジタルデータＥＯ（ＤＷ１〜ＤＷ８０）をメモリへ書
き込む。この信号［相］はメモリ８の読み／書きモード
制御信号Ｎとしても使用し、この信号のローレベルの間
に書き込みが行われそれ以外はＲモードとなる。即ち２
０　／　３　ＭＨｚである信号■の第１．第２．第３周
期で映像メモリ８の読み出しを行い第４周期で書き込み
を行う。読み出し時は主アドレスカウンタ２２の水平カ
ウンタクロックには第２図の信号切換器３８が２側にな
っているので信号■の第１〜第３周期（破線部を除いた
）の繰返しパルス［相］′で列アドレス信号Ｘ（１〜２
４０）を信号［相］のように発生する。従ってこれによ
り読み出されるメモリからのデータＦは信号［相］に示
すようにデータネ存在域が生じることになるが、この信
号を連続したデータになるよう、信号■をシフトクロッ
クＰとするシフトレジスタ２ｏへ入れる。このデータは
信号■をロードパルス０とする並−直変換器２１にロー
ドされ、５　Ｍ　Ｉｌｚである信号［相］のシフトクロ
ックＱで直列のデータ列信号［相］ＪになりＤ／Ａ変換
器９に供給される。Ｄ／Ａ変換器９の出力Ｇはブラウン
管Ｉ３に供給され、静止画と共に１／９のサイズで動画
が表示される。副アドレスカウンタ２３の初期設定値を
水平、垂直カウンタ共１６０に設定しているので動画は
第５図に示すよう画面の右下角に挿入されることになる
。また、これを共に０に設定すれば画面左上角になるの
は明らかである。

〔発明の効果〕

以上のように、この発明による映像処理方法は、映像メ
モリの全アドレスを読み出す過程で、映像メモリの特定
領域内におけるアドレス数に相当する画素数にサンプリ
ングした映像信号を逐次上記特定領域に書き込むように
したことにより、静止画を表示できるとともに、その静
止画以降の動画を併せて表示できるという効果がある。

また、この発明の別発明によれば、映像メモリの全アド
レス数に相当する画素数に映像信号をサンプリングする
第１サンプリングモードと映像メモリの特定領域におけ
るアドレス数に相当する画素数に映像信号をサンプリン
グする第２サブリングモードに設定可能なサンプリング
手段と、上記映像メモリの全アドレスを設定する第１ア
ドレス指定手段と、映像メモリの上記特定領域における
アドレスを指定する第２アドレス指定手段と、上記サン
プリング手段と第１．第２アドレス指定手段と映像メモ
リとを制御する制御手段とを備え、上記制御手段はサン
プリング手段を上記第１サンプリングモードに設定し、
このときに映像メモリを書き込みモードとし、かつ第１
アドレス指定手段により映像メモリの全アドレスを指定
させて画像の書き込みを行って静止画を得るとともに、
この動作終了後サンプリング手段を第２サンプリングモ
ードとし、かつ第２アドレス指定手段により映像メモリ
の上記特定領域にサンプリングされた信号を逐次書き込
んで動画を得るとともに、この動画の書き込み時間以外
の時間で映像メモリを読み出しモードに設定し、かつ第
１アドレス指定手段を作動させて、映像メモリの静止画
、動画を含む全記憶内容を読み出して上記表示手段に表
示するようにしたので、静止画を表示できるとともにそ
の静止画以降の動画を併せて表示できる映像処理装置が
得られるという効果がある。

更に、この発明の別発明によれば、上記のものに映像メ
モリより読み出された画素データを上記制御手段の制御
に基づき処理し、表示手段に出力するシフトレジスタを
備えて、上記映像メモリの静止画、動画を含む全記憶内
容を読み出してから、上記シフトレジスタにより、動画
の書き込み期間に相当して画素データに含まれるデータ
ネ存在域を除去して表示手段に表示するようにしたので
、前記効果とともに、動画を断続のないより自然な形で
表示できる映像処理装置が得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部を示すブロック構成
図、第２図は上記第１図のタイミングコントロール回路
の詳細図、第３図及び第４図は上記実施例の動作タイミ
ング図、第５図は上記実施例の表示例を示す図、第６図
は従来装置の全体構成を示すブロック構成図である。８・・・・・・映像メモリ、１３・・・・・・ブラウン
管（表示手段）、１６・・・・・・Ａ／Ｄ変換器（サン
プリング手段）、２０．２１・・・・・・シフトレジス
タ、２２・・・・・・主アドレスカウンタ（第１アドレ
ス指定手段）、２３・・・・・・副アドレスカウンタ（
第２アドレス指定手段）、２５・・・・・・タイミング
コントロール回路（制御手段）。なお、図中間−又は相当部分には同一符号を用いている
。

Claims

【特許請求の範囲】

（１）映像メモリの全アドレス数に相当する画素数にサ
ンプリングされた映像信号を、上記映像メモリに書き込
んだ後、この映像メモリの内容を読み出して表示手段に
表示する映像処理方法において、映像メモリの全アドレ
スを読み出す過程で、映像メモリの特定領域内における
アドレス数に相当する画素数にサンプリングした映像信
号を逐次上記特定領域に書き込むようにしたことを特徴
とする映像処理方法。
（２）映像メモリと、この映像メモリから読み出された
信号を表示する表示手段を備えた映像処理装置において
、映像メモリの全アドレス数に相当する画素数に映像信
号をサンプリングする第１サンプリングモードと映像メ
モリの特定領域におけるアドレス数に相当する画素数に
映像信号をサンプリングする第２サンプリングモードに
設定可能なサンプリング手段と、上記映像メモリの全ア
ドレスを指定する第１アドレス指定手段と、映像メモリ
の上記特定領域におけるアドレスを指定する第２アドレ
ス指定手段と、上記サンプリング手段と第１、第２アド
レス指定手段と映像メモリとを制御する制御手段とを備
え、上記制御手段はサンプリング手段を上記第１サンプ
リングモードに設定し、このときに映像メモリを書き込
みモードとし、かつ第１アドレス指定手段により映像メ
モリの全アドレスを指定させて画像の書き込みを行って
静止画を得るとともに、この動作終了後サンプリング手
段を第２サンプリングモードとし、かつ第２アドレス指
定手段により映像メモリの上記特定領域にサンプリング
された信号を逐次書き込んで動画を得るとともに、この
動画の書き込み時間以外の時間で映像メモリを読み出し
モードに設定し、かつ第１アドレス指定手段を作動させ
て映像メモリの静止画、動画を含む全記憶内容を読み出
して上記表示手段に表示することを特徴とする映像処理
装置。
（３）第１アドレス指定手段のアドレス指定はサンプリ
ング手段の第１サンプリングモードのサンプリング周期
に、第２アドレス指定手段のアドレス指定はサンプリン
グ手段の第２サンプリングモードのサンプリング周期に
それぞれ同期して行われることを特徴とする特許請求の
範囲第２項記載の映像処理装置。
（４）第２サンプリングモードでの第１アドレス指定手
段は、第２アドレス指定手段が特定領域のアドレスを指
定し終るまでに、全アドレスを指定することを特徴とす
る特許請求の範囲第２項記載の映像処理装置。
（５）サンプリング手段はＡ／Ｄ変換器より成ることを
特徴とする特許請求の範囲第２項記載の映像処理装置。
（６）映像メモリと、この映像メモリから読み出された
信号を表示する表示、手段を備えた映像処理装置におい
て、映像メモリの全アドレス数に相当する画素数に映像
信号をサンプリングする第１サンプリングモードと映像
メモリの特定領域におけるアドレス数に相当する画素数
に映像信号をサンプリングする第２サンプリングモード
に設定可能なサンプリング手段と、上記映像メモリの全
アドレスを指定する第１アドレス指定手段と、映像メモ
リの上記指定領域におけるアドレスを指定する第２アド
レス指定手段と、上記映像メモリより読み出された画素
データを処理して表示手段に出力するシフトレジスタと
、上記サンプリング手段と、第１、第２アドレス指定手
段と映像メモリとシフトレジスタとを制御する制御手段
とを備え、上記制御手段はサンプリング手段を上記第１
サンプリングモードに設定し、このときに映像メモリを
書き込みモードとし、かつ第１アドレス指定手段により
映像メモリの全アドレスを指定させて画像の書き込みを
行って静止画を得るとともに、この動作終了後サンプリ
ング手段を第２サンプリングモードとし、かつ第２アド
レス指定手段により映像メモリの上記特定領域にサンプ
リングされた信号を逐次書き込んで動画を得るとともに
、この動画の書き込み時間以外の時間で映像メモリを読
み出しモードに設定し、かつ第１アドレス指定手段を作
動させて映像メモリの静止画、動画を含む全記憶内容を
読み出すとともに、上記シフトレジスタにより、動画の
書き込み期間に相当して画素データに含まれるデータ不
存在域を除去して表示手段に表示することを特徴とする
映像処理装置。