JPS62181577A - Power unit - Google Patents
Power unitInfo
- Publication number
- JPS62181577A JPS62181577A JP2219186A JP2219186A JPS62181577A JP S62181577 A JPS62181577 A JP S62181577A JP 2219186 A JP2219186 A JP 2219186A JP 2219186 A JP2219186 A JP 2219186A JP S62181577 A JPS62181577 A JP S62181577A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flyback
- output
- timer
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、電源装置、特にフライバック方式電源装置に
おける制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a power supply device, particularly a control method in a flyback type power supply device.
従来、フライバック方式を使用したこの種の高圧発生回
路においては、フライバックトランス(水平偏向出力変
成器)とその周辺要素部品から定まる共振周期でフライ
バック電圧が発生することは周知のとおりである。した
がって、上記回路を効率的に作動させるために、共振周
期Tを求め、その値を基準として、半導体スイッチング
素子のオフ時間T OFFを次に示す関係により決定し
、回路設計を行う必要がある。Conventionally, it is well known that in this type of high voltage generation circuit using the flyback method, a flyback voltage is generated at a resonance period determined by the flyback transformer (horizontal deflection output transformer) and its peripheral components. . Therefore, in order to operate the above circuit efficiently, it is necessary to determine the resonant period T, use that value as a reference, determine the off time T OFF of the semiconductor switching element according to the following relationship, and design the circuit.
T/2≦TOFF<T
しかしながら、仮に上述のような設計を行ったとしても
、例えば周囲温度や負荷の変動、さらにフライバックト
ランスのインダクタンス等の特性のばらつき等によって
、上記共振周期Tが変動し、TOFF<T/2のオン期
間中、第1図(スイッチング(素子)トランジスタのコ
レクタ電圧波形図aとコレクタ電流波形図b)に示すよ
うに、共振波形の波幅部でスイッチング素子にオン・タ
イミングを与えたり(点線)、またTOFF>Tのオフ
期間中、第2図(スイッチングトランジスタのコレクタ
電圧波形図とコレクタ電流波形図b)に示すように、第
2波形図の波幅が発生する(点線)という現象を生ずる
ことがしばしばあった。T/2≦TOFF<T However, even if the above-mentioned design is carried out, the above-mentioned resonance period T will vary due to, for example, changes in ambient temperature and load, as well as variations in characteristics such as the inductance of the flyback transformer. , during the on period of TOFF<T/2, as shown in Figure 1 (collector voltage waveform diagram a and collector current waveform diagram b of the switching (element) transistor), the switching element is turned on at the wave width part of the resonance waveform. (dotted line), and during the off period when TOFF>T, the wave width of the second waveform diagram is generated (dotted line) as shown in Figure 2 (switching transistor collector voltage waveform diagram and collector current waveform diagram b). ) often occurred.
このようなときに上記波形をそのまま流す(ターンオン
する)と、発生電圧が極めて低インピーダンス源となっ
ているため、スイッチングトランジスタに重大な損傷を
与えるという結果を生じていた。In such a case, if the waveform is passed as is (turned on), the generated voltage becomes an extremely low impedance source, resulting in serious damage to the switching transistor.
本発明は、以上のような従来例の問題点にかんがみてな
されたもので、半導体スイッチング素子損傷等の欠点を
解消するとともに、設計者は、フライバックトランスの
特性のばらつきや種別等に拘束されることなく回路設計
ができ、従来極めて困難であったこの種の回路の標準化
をも可能とする電源回路の提供を目的としている。The present invention has been made in view of the problems of the conventional examples as described above, and it solves the drawbacks such as damage to semiconductor switching elements, and also allows designers to avoid being constrained by variations in characteristics and types of flyback transformers. The purpose of the present invention is to provide a power supply circuit that allows circuit design without any problems and standardization of this type of circuit, which has been extremely difficult in the past.
以下に本発明を実施例に基づいて説明する。第3図は、
本発明による一実施例回路のブロック図である。lはフ
ライバックトランス、2は、このフライバックトランス
1の1次巻線側に接続されたスイッチングトランジスタ
、3は、フライバックトランス1の1次巻線側に接続y
れて共振周波数を決定する共振コンデンサ、4は、スイ
ッチングトランジスタのコレクタ側端に接続されたダン
パダイオード、5は出力電流設定値、6は、この設定値
入力と、出力電流検出抵抗8による出力検出値とを比較
して増幅する誤差増幅器、7は、その誤差出力信号レベ
ルに対応するオン時間を発生するタイマ回路A、9は、
スイッチングトランジスタ2と接続されて、フライバッ
ク電圧波形のゼロクロスタイミングを検出するための低
電位(ゼロレベル)検出回路、10は、その低電位検出
信号を受けてセットされ(S)、タイマ回路Bllの出
力によりセットされる(R)フリップフロップ回路であ
る。また、12はORゲート回路、13は増幅回路、1
4は駆動電源、15は、本電源回路の出力端子である。The present invention will be explained below based on examples. Figure 3 shows
1 is a block diagram of an example circuit according to the present invention. FIG. 1 is a flyback transformer, 2 is a switching transistor connected to the primary winding side of the flyback transformer 1, and 3 is a switching transistor connected to the primary winding side of the flyback transformer 1.
4 is a damper diode connected to the collector side of the switching transistor, 5 is an output current setting value, and 6 is an output detection circuit using this setting value input and an output current detection resistor 8. The error amplifier 7 compares and amplifies the error output signal level, and the timer circuit A generates an on time corresponding to the error output signal level.
A low potential (zero level) detection circuit 10 connected to the switching transistor 2 and used to detect the zero cross timing of the flyback voltage waveform is set (S) in response to the low potential detection signal, and the timer circuit Bll is set (S). This is a (R) flip-flop circuit set by the output. Further, 12 is an OR gate circuit, 13 is an amplifier circuit, 1
4 is a drive power supply, and 15 is an output terminal of this power supply circuit.
次に本実施例回路の動作を説明する。第4図に各部動作
波形図を示す。駆動電源14から電圧が供給されると、
初期の出力電流検出値はゼロであるため(第4図g)、
設定値5との誤差出力レベルは最大となる。したがって
、タイマA7は最大のオン時間幅が送出され(第4図b
)、増幅回路13を介して、スイッチングトランジスタ
2を導通させ、一定時間後にオフとなる。このときのス
イッチングトランジスタ2のコレクタ電圧/電流各波形
図を第4図e、fに示す。Next, the operation of the circuit of this embodiment will be explained. FIG. 4 shows the operation waveform diagram of each part. When voltage is supplied from the drive power supply 14,
Since the initial detected output current value is zero (Fig. 4g),
The error output level with respect to the set value 5 is the maximum. Therefore, the maximum on-time width of timer A7 is sent out (Fig. 4b).
), the switching transistor 2 is made conductive via the amplifier circuit 13, and turned off after a certain period of time. The collector voltage/current waveform diagrams of the switching transistor 2 at this time are shown in FIGS. 4e and 4f.
−に記スイッチングトランジスタ2の導通オフ後のコレ
クタ電圧波形eは、フライバックトランス1の1次側換
算等価インダクタンスと共振コンデンサ3とで決定され
る固有周期で振動を開始し、第4図A点を通過するとき
ゼロレベルが検出され(第4図c)、フリップフロップ
回路10をセットする。ここにおいて、フリップフロッ
プ回路lO出力dとタイマBll出力aは、ORゲート
12を介してタイマA7のトリガ入力となっているが、
タイマBllは、電源電圧立上がり時、または負荷異常
等により波形のゼロレベル検出が行われないときはタイ
ムアウトして、タイマA7をトリガするよう構成しであ
る。- After the conduction of the switching transistor 2 is turned off, the collector voltage waveform e starts to oscillate with a natural period determined by the primary-side equivalent inductance of the flyback transformer 1 and the resonance capacitor 3, and as shown in FIG. A zero level is detected (FIG. 4c), and the flip-flop circuit 10 is set. Here, the flip-flop circuit lO output d and the timer Bll output a are the trigger input of the timer A7 via the OR gate 12.
The timer Bll is configured to time out and trigger the timer A7 when the power supply voltage rises or when zero level detection of the waveform is not performed due to a load abnormality or the like.
したがって、上記フリップフロップ回路lOの出力dは
、タイマA7がトリガし、誤差信号に対応したオン時間
パルスを送出する。なお、タイマA7の出力は、タイマ
Bllのトリガとフリップフロップ10のリセット信号
(R)となっているため、タイマA7起動直後にフリッ
プフロップ回路10は初期化される。Therefore, the output d of the flip-flop circuit 10 is triggered by the timer A7 to send out an on-time pulse corresponding to the error signal. Note that since the output of the timer A7 serves as a trigger for the timer Bll and a reset signal (R) for the flip-flop 10, the flip-flop circuit 10 is initialized immediately after the timer A7 is activated.
上記の一連の繰返し動作により、出力電流は急速に設定
値5に到達するよう追従する。また、スイッチングトラ
ンジスタ2は、フライバック波形の波節部でオンするた
め、フライバックトランスlと共振コンデンサ3とで自
動的に最良点に達する。Through the above series of repeated operations, the output current rapidly reaches the set value 5. Furthermore, since the switching transistor 2 is turned on at the node of the flyback waveform, the flyback transformer l and the resonant capacitor 3 automatically reach the optimum point.
上記実施例においては、コンバータ出力電流を制御して
いるが、電流の代りに電圧の検出を行い、出力電圧を制
御するようにしても同様の効果が得られる。In the above embodiment, the converter output current is controlled, but the same effect can be obtained by detecting voltage instead of current and controlling the output voltage.
以上説明してきたように、本発明によれば、フライバッ
ク方式電源装置における半導体スイッチング素子のオフ
期間のフライバック電圧の波形の低電位点を検出し、そ
の検出信号により上記スイッチング素子をオンするよう
に構成したため。As described above, according to the present invention, the low potential point of the waveform of the flyback voltage during the OFF period of the semiconductor switching element in the flyback type power supply device is detected, and the switching element is turned on using the detection signal. Because I configured it to .
周囲温度、負荷変動、フライバックトランスの特性のば
らつき等に拘束されることがなく回路の標準化が可能と
なり、かつ前記スイッチング素子をも損傷するおそれの
ない信頼性の高い電源を供給することが可能となった。It is possible to standardize circuits without being constrained by ambient temperature, load fluctuations, variations in characteristics of flyback transformers, etc., and it is also possible to supply a highly reliable power source without the risk of damaging the switching elements. It became.
第1図および第2図はそれぞれ従来回路のスイッチング
素子のコレクタ電圧/電流の各波形図、第3図は、本発
明による一実施例回路のブロック図、第4図は、同実施
例の各部動作波形図である。
1・・・・・・フライバックトランス
?・・・・・・半導体スイッチング素子(トランジスタ
)
3・・・・・・共振コンデンサ
5・・・・・・出力電流設定値
9・・・・・・低電位(ゼロレベル)検出回路15・・
・・・・出力端子
第1図 第2図
笛 3 ワ1 and 2 are respective waveform diagrams of the collector voltage/current of a switching element in a conventional circuit, FIG. 3 is a block diagram of an embodiment of the circuit according to the present invention, and FIG. 4 is a diagram of various parts of the same embodiment. It is an operation waveform diagram. 1...Flyback transformer? ... Semiconductor switching element (transistor) 3 ... Resonance capacitor 5 ... Output current setting value 9 ... Low potential (zero level) detection circuit 15 ...
...Output terminal Figure 1 Figure 2 Whistle 3 Wa
Claims (1)
スイッチング素子の、オフ期間におけるフライバック電
圧波形の低電位点を検出する検出手段と、該検出手段の
検出信号により、前記半導体スイッチング素子をオンす
る制御手段とを備えたことを特徴とする電源装置。A detection means for detecting a low potential point of a flyback voltage waveform during an off period of a semiconductor switching element connected to the primary winding side of the flyback transformer, and a detection signal from the detection means turns on the semiconductor switching element. A power supply device comprising: a control means for controlling the power source;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61022191A JP2620067B2 (en) | 1986-02-05 | 1986-02-05 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61022191A JP2620067B2 (en) | 1986-02-05 | 1986-02-05 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181577A true JPS62181577A (en) | 1987-08-08 |
| JP2620067B2 JP2620067B2 (en) | 1997-06-11 |
Family
ID=12075904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61022191A Expired - Lifetime JP2620067B2 (en) | 1986-02-05 | 1986-02-05 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620067B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095556A (en) * | 2001-09-20 | 2003-04-03 | Mitsubishi Electric Corp | Lift weight for elevator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563981A (en) * | 1979-06-22 | 1981-01-16 | Asahi Chemical Ind | Connector |
| JPS59157725A (en) * | 1983-02-26 | 1984-09-07 | Hayashibara Takeshi | Conduction phase controller of ac signal |
-
1986
- 1986-02-05 JP JP61022191A patent/JP2620067B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563981A (en) * | 1979-06-22 | 1981-01-16 | Asahi Chemical Ind | Connector |
| JPS59157725A (en) * | 1983-02-26 | 1984-09-07 | Hayashibara Takeshi | Conduction phase controller of ac signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095556A (en) * | 2001-09-20 | 2003-04-03 | Mitsubishi Electric Corp | Lift weight for elevator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2620067B2 (en) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774350A (en) | Integrated low dissipation power controller | |
| JPS62250827A (en) | Overcurrent breaking circuit | |
| US4453194A (en) | Integrated power circuit with current sensing means | |
| US5523632A (en) | Method and device to recover energy from driving inductive loads | |
| KR20020074164A (en) | Switched mode power supply | |
| JP2620067B2 (en) | Power supply | |
| JP3504016B2 (en) | Switching power supply circuit | |
| JPS61293165A (en) | Overcurrent protection circuit | |
| JPS58148680A (en) | self-excited oscillation circuit | |
| CN117214674B (en) | Test system for testing working state of PSR integrated circuit | |
| JPH07221621A (en) | Switching device | |
| JPH05300731A (en) | Overcurrent protection circuit for switching power supply | |
| JPH0270271A (en) | Starting circuit for self-excited inverter | |
| JPH0667213B2 (en) | Inverter device | |
| JP2876172B2 (en) | Switch circuit | |
| JPS5814705Y2 (en) | switching power supply circuit | |
| JPS631588Y2 (en) | ||
| JP2582647B2 (en) | Chopper power supply using three-terminal linear regulator | |
| JPH0318430B2 (en) | ||
| JPS60141122A (en) | Output shortcircuit protecting circuit for power source circuit | |
| JPH01221884A (en) | High-frequency heating device | |
| US20020075014A1 (en) | Method and timing circuit for generating a switching or control signal | |
| JPS62244109A (en) | Drive circuit for coil of electromagnet device | |
| JPS6261391B2 (en) | ||
| JPS59171425A (en) | Timer unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |