JPS62183295A - ビデオ信号処理システム - Google Patents
ビデオ信号処理システムInfo
- Publication number
- JPS62183295A JPS62183295A JP2465486A JP2465486A JPS62183295A JP S62183295 A JPS62183295 A JP S62183295A JP 2465486 A JP2465486 A JP 2465486A JP 2465486 A JP2465486 A JP 2465486A JP S62183295 A JPS62183295 A JP S62183295A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- color difference
- signal
- line
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はビデオ信号処理システムに関し、特に２つの色
差信号を線順次化するためのシステムに関する。
差信号を線順次化するためのシステムに関する。
〈従来の技術〉
従来のこの種の回路の一例を第５図に示す。
第５図に於て１は第１の色差信号が入力される端子、２
は第２の色差信号の人力される端子である。
は第２の色差信号の人力される端子である。
以下これら色差信号をその帯域の広狭により夫々ＣＮ、
ＣＷと称する。
ＣＷと称する。
３．４は夫々ｌ水平走査期間遅延回路（以下Ｉ ＨＤＬ
）５．６は夫々演算回路、７はスイッチング回路である
。
）５．６は夫々演算回路、７はスイッチング回路である
。
金入力されている各色差信号の走査線番号をｉで表わす
と、演算回路５の出力信号は１ ／２ （ＣＮｉ ＋
ＣＮ１−１ ） 。
と、演算回路５の出力信号は１ ／２ （ＣＮｉ ＋
ＣＮ１−１ ） 。
演算回路６の出力信号は１／２（Ｃｗｔ ＋ Ｃｗｔ−
ｔ）となる。
ｔ）となる。
スイッチ７は１水平走査期間（ＩＨ）毎にスイッチ７の
Ｎ側に交互に接続される。これによってスイッチ７はＩ
Ｈ毎に例えば、 １／２（ＣＮｔ ＋ ＣＮｔ−＋）
、 １／２（Ｃｗｌ＋＋＋ Ｃｗｔ） 、 １／
２（ＣＮｔ＋２＋ ＣＮＩ＋＋） 、 １／２（Ｃｗ
＋＋３＋Ｃｗｔ＋２）の順に出力を行い線順次色差信号
を得る。
Ｎ側に交互に接続される。これによってスイッチ７はＩ
Ｈ毎に例えば、 １／２（ＣＮｔ ＋ ＣＮｔ−＋）
、 １／２（Ｃｗｌ＋＋＋ Ｃｗｔ） 、 １／
２（ＣＮｔ＋２＋ ＣＮＩ＋＋） 、 １／２（Ｃｗ
＋＋３＋Ｃｗｔ＋２）の順に出力を行い線順次色差信号
を得る。
一般に線順次色差信号を形成する場合、画面の垂直方向
の標本化周波数が略１／２になる。即ち、全走査線を伝
送する場合は垂直方向の標本化周波数をｆＨとすれば、
線順次色差信号の標本化周波数はｌ／２ｆＨとなる。こ
こで折返し歪を完全に除去しようとすれば垂直方向の情
報成分を１７４ｆＨ以下に帯域制限しなければならない
（第７図Ｃに示す理想特性）。これに伴なって例えば第
５図の回路に於ては第７図中入に示す如き帯域制限特性
を有するものである。
の標本化周波数が略１／２になる。即ち、全走査線を伝
送する場合は垂直方向の標本化周波数をｆＨとすれば、
線順次色差信号の標本化周波数はｌ／２ｆＨとなる。こ
こで折返し歪を完全に除去しようとすれば垂直方向の情
報成分を１７４ｆＨ以下に帯域制限しなければならない
（第７図Ｃに示す理想特性）。これに伴なって例えば第
５図の回路に於ては第７図中入に示す如き帯域制限特性
を有するものである。
第６図は従来の線順次化回路の他の例を示す図である。
図中１．２より入力されたＣＮ、ＣＷはＩＨＤＬＩＯ。
］ ２ 、２ ＨＤ Ｌ １１ 、１３等に供給される
。ここで演算回路１４の出力は１／２（ＣＮｔ−２＋２
ｃＮｔ−＋ ＋ＣＮＩ）、演算回路１５の出力は１／２
（Ｃｗｔ−２，２Ｃｗｔ−＋、 Ｃｗｔ）となる。スイ
ッチ回路１７は第５図のスイッチ回路７と同様にＩＨ毎
にＮ側Ｗ側と交互に接続され、端子１８からは例えば１
／２（ＣＮ１−２＋２ｃＮ＋−ｔ ＋ＣＮｔ）。
。ここで演算回路１４の出力は１／２（ＣＮｔ−２＋２
ｃＮｔ−＋ ＋ＣＮＩ）、演算回路１５の出力は１／２
（Ｃｗｔ−２，２Ｃｗｔ−＋、 Ｃｗｔ）となる。スイ
ッチ回路１７は第５図のスイッチ回路７と同様にＩＨ毎
にＮ側Ｗ側と交互に接続され、端子１８からは例えば１
／２（ＣＮ１−２＋２ｃＮ＋−ｔ ＋ＣＮｔ）。
１／２（Ｃｗｌ−＋＋２Ｃｗ＋＋Ｃｗｔ＋＋）、 １
／２（ＣＮｔ＋２ＣＮｔ＋を十ＣＮｌ＋２）、 １／
２（Ｃｗｌ＋＋＋２Ｃｗｔ＋ｚ＋Ｃｗｔ＋３）・・・の
順で線順次色差信号が得られることになる。尚、この場
合の画面の垂直方向についての帯域制限特性は第７図Ｂ
に示す如くなる。
／２（ＣＮｔ＋２ＣＮｔ＋を十ＣＮｌ＋２）、 １／
２（Ｃｗｌ＋＋＋２Ｃｗｔ＋ｚ＋Ｃｗｔ＋３）・・・の
順で線順次色差信号が得られることになる。尚、この場
合の画面の垂直方向についての帯域制限特性は第７図Ｂ
に示す如くなる。
〈発明の解決しようとする問題点〉
ところが一般にこの様な線順次化回路に於る画面の垂直
方向についての帯域制限特性を理想特性Ｃに近すけ様と
すれば、更に回路は複雑化し、ｌ ＨＤ Ｌ 。
方向についての帯域制限特性を理想特性Ｃに近すけ様と
すれば、更に回路は複雑化し、ｌ ＨＤ Ｌ 。
２ ＨＤ Ｌ等の遅延回路が数多（必要となる。
これらの遅延回路は一般に駆動回路等の必要性から回路
規模を大型化させ、低コスト化の妨げとなっていた。
規模を大型化させ、低コスト化の妨げとなっていた。
本発明は上述の如き問題点に鑑み、同じ特性にく問題点
を解決するための手段〉 かかる目的下において、本発明のビデオ信号処【ま 環システムにおいソ（′入力信号を水平走査期間の（２
ｎ＋１）倍遅延した信号を用いて演算処理する第１の回
路と、入力信号を水平走査期間の（２ｎ）倍遅延した信
号を用いて演算処理する第２の回路と、該第１の回路及
び該第２の回路に対し前記第１の色差信号及び前記第２
の色差信号を交互に順次択一的に供給する手段と、前記
第１の回路及び前記第２の回路の出力を用いて線順次色
差信号を形成する手段とを具える構成としている。
を解決するための手段〉 かかる目的下において、本発明のビデオ信号処【ま 環システムにおいソ（′入力信号を水平走査期間の（２
ｎ＋１）倍遅延した信号を用いて演算処理する第１の回
路と、入力信号を水平走査期間の（２ｎ）倍遅延した信
号を用いて演算処理する第２の回路と、該第１の回路及
び該第２の回路に対し前記第１の色差信号及び前記第２
の色差信号を交互に順次択一的に供給する手段と、前記
第１の回路及び前記第２の回路の出力を用いて線順次色
差信号を形成する手段とを具える構成としている。
く作用〉
上述の如く構成することにより前記第１の回路及び前記
第２の回路を第１の色差信号の処理、第２の色差信号の
処理に兼用することができ、遅延回路の回路規模が従来
のこの種の装置と比べ１／２になっている。
第２の回路を第１の色差信号の処理、第２の色差信号の
処理に兼用することができ、遅延回路の回路規模が従来
のこの種の装置と比べ１／２になっている。
〈実施例〉
第１図は本発明の一実施例としてのビデオ信号処理シス
テムの要部構成例を示す図であり、図中２１゜２２は夫
々ＣＮ、ＣＷが入力される端子、２３．２４は夫々スイ
ッチ回路、２５はＩＨＤＬ、２６は演算回路である。
テムの要部構成例を示す図であり、図中２１゜２２は夫
々ＣＮ、ＣＷが入力される端子、２３．２４は夫々スイ
ッチ回路、２５はＩＨＤＬ、２６は演算回路である。
スイッチ２３．２４は夫々ＩＨ毎にＡ、Ｂ側とその接続
が切換えられるものであり、ＩＨＤＬ２５にＣＮが入力
されている時、Ｃｗは直接演算回路２６に供給される。
が切換えられるものであり、ＩＨＤＬ２５にＣＮが入力
されている時、Ｃｗは直接演算回路２６に供給される。
これに伴なって演算回路２６の出力は１／２（ＣＮ；
＋ ＣＮｔ−１） 、 １／ ２（Ｃｗ＋＋＋ ＋ Ｃ
ｗｔ） 、 ｌ／ ２（Ｃｐｉ＋＋２＋ ＣＮ＋＋＋
）・・・となり、第５図の回路と同じ線順次色差信号出
力が得られる。
＋ ＣＮｔ−１） 、 １／ ２（Ｃｗ＋＋＋ ＋ Ｃ
ｗｔ） 、 ｌ／ ２（Ｃｐｉ＋＋２＋ ＣＮ＋＋＋
）・・・となり、第５図の回路と同じ線順次色差信号出
力が得られる。
上述第１図の回路に於ては図より明らかな如く第５図に
示す回路に比べ１ＨＤＬが１つ減少しており、従来の回
路に比べ回路規模を小型化でき、低コスト化が図れる様
になった。
示す回路に比べ１ＨＤＬが１つ減少しており、従来の回
路に比べ回路規模を小型化でき、低コスト化が図れる様
になった。
第１図に示す構成の回路で得られた線順次色差信号を伝
送した後の受信側回路即ち同時化回路の一例を第２図に
示す。第２図に於て３１はＩＨＤＬ、３２゜３３は夫々
スイッチ回路であり、スイッチ３２．３３は夫々ＩＨ毎
にＡ側、Ｂ側の間でその接続が切換えられる。
送した後の受信側回路即ち同時化回路の一例を第２図に
示す。第２図に於て３１はＩＨＤＬ、３２゜３３は夫々
スイッチ回路であり、スイッチ３２．３３は夫々ＩＨ毎
にＡ側、Ｂ側の間でその接続が切換えられる。
これに伴なって端子３４からはｌ／２（ＣＮｔ ＋ＣＮ
＋−＋ ） 。
＋−＋ ） 。
１ ／ ２ （ＣＮｔ＋２＋ＣＮｉ＋ｔ ）、
１ ／ ２ （ＣＮｔ＋２＋ ＣＮ＋＋１ ）。
１ ／ ２ （ＣＮｔ＋２＋ ＣＮ＋＋１ ）。
１ ／ ２ （ＣＮｔ＋４＋ ＣＮｔ＋３）・寺φとい
う具合にＣＮが出力され他方端子３５からはｌ ／ ２
（Ｃｗｔ＋＋ 十Ｃｗｔ） 。
う具合にＣＮが出力され他方端子３５からはｌ ／ ２
（Ｃｗｔ＋＋ 十Ｃｗｔ） 。
１ ／ ２ （Ｃｗ＋＋＋ ＋ Ｃｗ；）、
１ ／ ２ （Ｃｗ＋＋ａ ＋ Ｃｗ＋＋２）。
１ ／ ２ （Ｃｗ＋＋ａ ＋ Ｃｗ＋＋２）。
１ ／ ２ （Ｃｗｉ＋３＋ ＣＷｉ＋２ ）・・・と
いう具合にＣｗが出力されることになる。
いう具合にＣｗが出力されることになる。
第３図は本発明の他の実施例としてのビデオ信号処理シ
ステムの他の構成例を示す図である。図中第１図と同様
の構成要素については同一番号を付し説明は省略する。
ステムの他の構成例を示す図である。図中第１図と同様
の構成要素については同一番号を付し説明は省略する。
本例に於てはスイッチ回路２３゜２４の出力を直接１／
２にして演算回路２６に供給する代わりに２ ＨＤ Ｌ
２８を介したものと介さないものとを１／４ずつ演算
回路２９に供給している。これに伴なって演算回路２９
からは、第６図のスイッチ１７と同じ出力信号が得られ
ることになる。
２にして演算回路２６に供給する代わりに２ ＨＤ Ｌ
２８を介したものと介さないものとを１／４ずつ演算
回路２９に供給している。これに伴なって演算回路２９
からは、第６図のスイッチ１７と同じ出力信号が得られ
ることになる。
第４図は第３図の回路より出力された線順次色差信号を
伝送した後の受信側の回路、即ち同時化回路の一例を示
す。第２図の回路に於ては、入力された線順次色差信号
をスイッチ３ ’２ 、３３のＢ側に直接供給していた
のに対して、本例では２ＨＤＬ３６の出力信号と端子３
０より入力された信号との平均の信号を演算回路３３に
て演算形成してスイッチ３２．３３に供給している。
伝送した後の受信側の回路、即ち同時化回路の一例を示
す。第２図の回路に於ては、入力された線順次色差信号
をスイッチ３ ’２ 、３３のＢ側に直接供給していた
のに対して、本例では２ＨＤＬ３６の出力信号と端子３
０より入力された信号との平均の信号を演算回路３３に
て演算形成してスイッチ３２．３３に供給している。
これによってスイッチ３２からは順次１／４（ＣＮ；＋
２ＯＮＩ−＋＋ＣＮ＋−２）、ｌ／８ （ＣＮ＋＋２
＋２ＣＮｔ＋＋＋２ＣＮ１＋ ２ＣＮ＋−＋ ＋ ＣＮ
１−２ ） 、 ｌ ／ ４ （ＣＮ＋＋ｚ ＋２ＣＮ
；＋ｔ ＋２ＣＮ＋ ） 。
２ＯＮＩ−＋＋ＣＮ＋−２）、ｌ／８ （ＣＮ＋＋２
＋２ＣＮｔ＋＋＋２ＣＮ１＋ ２ＣＮ＋−＋ ＋ ＣＮ
１−２ ） 、 ｌ ／ ４ （ＣＮ＋＋ｚ ＋２ＣＮ
；＋ｔ ＋２ＣＮ＋ ） 。
ｌ／８（ＣＮ１＋４＋２ＣＮＩ千３＋２ＣＮｉ＋２＋２
ＣＮｉ＋ｌ＋ＣＮ１）・・・と同時化されたＣＮが得ら
れる。また他方スイッチ３３からは順次１７８（ＣＷｉ
＋１ ＋ ２ ＣＷｉ ＋ ２ ＣＷｉ−１＋ ２ Ｃ
ｗニー２＋Ｃｗ１−ａ）、 １／４（Ｃｗ；十＋＋
２Ｃｗ；＋Ｃｗニー＋）、 ｌ／８（Ｃｗｌ、＋ａ
＋２Ｃｗ１＋２＋２Ｃｗ：＋＋ ＋２Ｃｗ１＋Ｃｗｔ−
＋）、１／４ （Ｃｗｔ＋３＋２ＣＷｉ＋２＋ＣｗＩ
＋１）・・・と同時化されたＣｗが得られる。
ＣＮｉ＋ｌ＋ＣＮ１）・・・と同時化されたＣＮが得ら
れる。また他方スイッチ３３からは順次１７８（ＣＷｉ
＋１ ＋ ２ ＣＷｉ ＋ ２ ＣＷｉ−１＋ ２ Ｃ
ｗニー２＋Ｃｗ１−ａ）、 １／４（Ｃｗ；十＋＋
２Ｃｗ；＋Ｃｗニー＋）、 ｌ／８（Ｃｗｌ、＋ａ
＋２Ｃｗ１＋２＋２Ｃｗ：＋＋ ＋２Ｃｗ１＋Ｃｗｔ−
＋）、１／４ （Ｃｗｔ＋３＋２ＣＷｉ＋２＋ＣｗＩ
＋１）・・・と同時化されたＣｗが得られる。
第３図に示す回路に於ては第６図に示す回路に比してｌ
ＨＤ Ｌ 、 ２ ＨＤ Ｌが夫々１つずつ少なくな
り回路の小規模化及び低コスト化に大いなる貢献をした
ことになる。
ＨＤ Ｌ 、 ２ ＨＤ Ｌが夫々１つずつ少なくな
り回路の小規模化及び低コスト化に大いなる貢献をした
ことになる。
尚、本発明の適用範囲は上述の２つの実施例に限られた
ものではなく線順次信号の形成を更に高次の帯域制限を
用いて行う構成に於ても同様に適用でき、高次になれ、
ばなる程本発明の効果は顕著となるものである。
ものではなく線順次信号の形成を更に高次の帯域制限を
用いて行う構成に於ても同様に適用でき、高次になれ、
ばなる程本発明の効果は顕著となるものである。
この場合には第３図の構成に於てスイッチ回路２３゜２
４のＢ側より出力される信号をＩＨ，３Ｈ・・・。
４のＢ側より出力される信号をＩＨ，３Ｈ・・・。
（２ｎ＋ｌ）Ｈ遅延した信号を用いて演算を行う回路（
第１の回路）に供給し、他方スイッチ回路２３゜２４の
Ａ側より出力される信号をＯＨ，２Ｈ，４Ｈ・・・（２
ｎ）Ｈ遅延した信号を用いて演算を行う回路（第２の回
路）に供給する。そし石これら第１の回路とオンの回路
の出力信号より線順次色差信号を得る構成とする。これ
によって第１の回路及び第２の回路内に含まれる全ての
遅延回路はＣＮ用とＣｗ用と共用できるものである。
第１の回路）に供給し、他方スイッチ回路２３゜２４の
Ａ側より出力される信号をＯＨ，２Ｈ，４Ｈ・・・（２
ｎ）Ｈ遅延した信号を用いて演算を行う回路（第２の回
路）に供給する。そし石これら第１の回路とオンの回路
の出力信号より線順次色差信号を得る構成とする。これ
によって第１の回路及び第２の回路内に含まれる全ての
遅延回路はＣＮ用とＣｗ用と共用できるものである。
〈発明の効果〉
以上説明した様に本発明によれば、回路規模を小型化し
低コスト化の実現が図れるビデオ信号処理システムを得
ることができるものである。
低コスト化の実現が図れるビデオ信号処理システムを得
ることができるものである。
第１図は本発明の一実施例のビデオ信号処理システムの
要部構成例を示す図、 第２図は第１図の回路より得られた線順次色差信号を同
時化するための回路の一例を示す図、第３図は本発明の
他の実施例としてのビデオ信号処理システムの他の構成
例を示す図、 第４図は第３図の回路より得られた線順次色差信号を同
時化するための回路の一例を示す図、第５図は従来の線
順次化回路の一例を示す図、第６図は従来の線順次化回
路の他の例を示す図、第７図は線順次化回路の帯域制限
特性を示す図である。 ２１．２２は夫々色差信号の入力端子、２３．２４は夫
々スイッチ回路、 ２５はＩＨＤＬ。 ２６は演算回路、 ２７は線順次信号の出力端子、 ２８は２ＨＤＬ。 ２９は演算回路である。 第７０
要部構成例を示す図、 第２図は第１図の回路より得られた線順次色差信号を同
時化するための回路の一例を示す図、第３図は本発明の
他の実施例としてのビデオ信号処理システムの他の構成
例を示す図、 第４図は第３図の回路より得られた線順次色差信号を同
時化するための回路の一例を示す図、第５図は従来の線
順次化回路の一例を示す図、第６図は従来の線順次化回
路の他の例を示す図、第７図は線順次化回路の帯域制限
特性を示す図である。 ２１．２２は夫々色差信号の入力端子、２３．２４は夫
々スイッチ回路、 ２５はＩＨＤＬ。 ２６は演算回路、 ２７は線順次信号の出力端子、 ２８は２ＨＤＬ。 ２９は演算回路である。 第７０
Claims (1)
- 第１及び第２の色差信号を線順次化する為の回路であっ
て、入力信号を水平走査期間の（２ｎ＋１）倍遅延した
信号を用いて演算処理する第１の回路と、入力信号を水
平走査期間の（２ｎ）倍遅延した信号を用いて演算処理
する第２の回路と、該第１の回路及び該第２の回路に対
し前記第１の色差信号及び前記第２の色差信号を交互に
順次択一的に供給する手段と、前記第１の回路及び前記
第２の回路の出力を用いて線順次色差信号を形成する手
段とを具えるビデオ信号処理システム（ｎは０を含む整
数）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2465486A JPS62183295A (ja) | 1986-02-06 | 1986-02-06 | ビデオ信号処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2465486A JPS62183295A (ja) | 1986-02-06 | 1986-02-06 | ビデオ信号処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183295A true JPS62183295A (ja) | 1987-08-11 |
Family
ID=12144127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2465486A Pending JPS62183295A (ja) | 1986-02-06 | 1986-02-06 | ビデオ信号処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183295A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045576B2 (ja) * | 1980-02-06 | 1985-10-11 | ソニー株式会社 | 表示用または装飾用の金属体の合成樹脂基体への取付け方法 |
-
1986
- 1986-02-06 JP JP2465486A patent/JPS62183295A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045576B2 (ja) * | 1980-02-06 | 1985-10-11 | ソニー株式会社 | 表示用または装飾用の金属体の合成樹脂基体への取付け方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0316384A (ja) | ビデオ信号処理回路 | |
| JPS6033022B2 (ja) | テレビジヨンカメラ | |
| JPS62183295A (ja) | ビデオ信号処理システム | |
| US6822694B2 (en) | Signal processing apparatus | |
| JPH0267879A (ja) | 映像信号処理回路 | |
| JPH1127689A (ja) | ビデオ信号を処理するための回路装置 | |
| JPS6248888A (ja) | ディジタル・サンプル周波数の低減装置 | |
| US5262857A (en) | Still-image video signal processing circuit | |
| JP2006304203A (ja) | 色差間引きの変換機能を有する電子カメラ | |
| KR0157449B1 (ko) | 액정패널을 이용한 영상표시시스템의 영상신호보정방법 및 그 장치 | |
| JPS61161875A (ja) | ミラ−効果発生装置 | |
| JP3499369B2 (ja) | 単板カラーカメラの信号処理回路 | |
| JP3096563B2 (ja) | 立体画像再生装置 | |
| JPH05297818A (ja) | 平面ディスプレイ駆動回路 | |
| JP3240743B2 (ja) | 撮像装置 | |
| JP3069024B2 (ja) | Ｒｇｂエンコーダ | |
| JPH0795615A (ja) | ディジタル色信号処理方法 | |
| JP2767919B2 (ja) | 映像信号処理装置 | |
| JPH10276383A (ja) | 映像信号処理装置 | |
| JP2004512783A (ja) | 狭帯域ユニバーサルビデオ／グラフィックスインタフェイス | |
| JPS63256065A (ja) | 映像処理方法 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH0468690A (ja) | 映像信号入力回路 | |
| JPH02226884A (ja) | 映像信号処理装置 | |
| JPH11331864A (ja) | デジタル複合映像信号処理回路 |