JPS62188280A - ＧａＡｓ集積回路 - Google Patents
ＧａＡｓ集積回路Info
- Publication number
- JPS62188280A JPS62188280A JP60231560A JP23156085A JPS62188280A JP S62188280 A JPS62188280 A JP S62188280A JP 60231560 A JP60231560 A JP 60231560A JP 23156085 A JP23156085 A JP 23156085A JP S62188280 A JPS62188280 A JP S62188280A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate length
- fets
- fet
- scfl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
- H03K19/09436—Source coupled field-effect logic [SCFL]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＧ ａ Ａ ｓ集積回路、特にソースカッブル
ドＦＥＴｏシック（ＳＣＦＬ）を用いたＧ ａ Ａ ｓ
集積回路に関する。
ドＦＥＴｏシック（ＳＣＦＬ）を用いたＧ ａ Ａ ｓ
集積回路に関する。
従来の技術
Ｇ ａ Ａ ｓ集積回路は、Ｇ ａ Ａ ｓの高い易動
度のためにシリコンを材料とした集積回路では実現でき
ない高速の信号処理が可能であるため各方面で開発が進
められている。特にソースカッブルドＦＥＴロジック（
ＳＣＦＬ）と呼ばれる回路形式は、すべてのＦＥＴをゲ
ートドレイン間容量の小さい領域で動作させることがで
きるだめ高速性にすぐれている。また基本的に電流駆動
型の差動動作であるため各ＦＥＴの特性のばらつきに対
する許容度が大きく高速、高歩留りが実現可能なためＧ
ａ Ａ ｓ集積回路の回路形式として有力である。第
４図はＳＣＦＬ回路の基本となるインバータを示す回路
図である。差動の入力Ａ、ＡはスイッチングＦＥＴＴ、
、 Ｔ２をオン・オフすることによって定電流源Ｔ３
を流れる電流を切り換える。抵抗”１．Ｒ２での電圧降
下によって、出力Ｂ、Ｈには入力の反転信号、即ち１３
＝ｉが生ずる。なおＦＥＴＴ４〜Ｔ７タイオードＤ１．
Ｄ２は次段を駆動するだめのレベルシフト部である。
度のためにシリコンを材料とした集積回路では実現でき
ない高速の信号処理が可能であるため各方面で開発が進
められている。特にソースカッブルドＦＥＴロジック（
ＳＣＦＬ）と呼ばれる回路形式は、すべてのＦＥＴをゲ
ートドレイン間容量の小さい領域で動作させることがで
きるだめ高速性にすぐれている。また基本的に電流駆動
型の差動動作であるため各ＦＥＴの特性のばらつきに対
する許容度が大きく高速、高歩留りが実現可能なためＧ
ａ Ａ ｓ集積回路の回路形式として有力である。第
４図はＳＣＦＬ回路の基本となるインバータを示す回路
図である。差動の入力Ａ、ＡはスイッチングＦＥＴＴ、
、 Ｔ２をオン・オフすることによって定電流源Ｔ３
を流れる電流を切り換える。抵抗”１．Ｒ２での電圧降
下によって、出力Ｂ、Ｈには入力の反転信号、即ち１３
＝ｉが生ずる。なおＦＥＴＴ４〜Ｔ７タイオードＤ１．
Ｄ２は次段を駆動するだめのレベルシフト部である。
一般に、Ｇ ａ Ａ ｓ集積回路の速度を決めているの
は各ＦＥＴの特性である。即ちη、Ｔ２の相互フンダク
タンス９ｍの増大、ゲート容量の減少が高速化にとって
最も重要な要因となる。そのためにはＦＥＴのゲート長
を短縮することが最も効果的であり、いかに再現性良く
短ゲート長のＦＥＴを作作製するかがＧ ａ Ａ ｓ集
積回路の鍵を握っているといえる。しかしゲート長の短
縮に伴っていわゆるジョートチヤシネル効果と呼ばれる
問題が生ずる。
は各ＦＥＴの特性である。即ちη、Ｔ２の相互フンダク
タンス９ｍの増大、ゲート容量の減少が高速化にとって
最も重要な要因となる。そのためにはＦＥＴのゲート長
を短縮することが最も効果的であり、いかに再現性良く
短ゲート長のＦＥＴを作作製するかがＧ ａ Ａ ｓ集
積回路の鍵を握っているといえる。しかしゲート長の短
縮に伴っていわゆるジョートチヤシネル効果と呼ばれる
問題が生ずる。
即ちゲート長が１μｍ以下になると、閾値の低下、閾値
のばらつきの増大、ドレインコンダクタンスの増大等の
現象が生ずる。第１図のようにＦＥＴＴ３． Ｔ６．
Ｔ７を定電流源として働かせるような５ＣＦＬ回路にお
いては、これらのＦＥＴのドレインコンダクタンスの増
大は回路の性能を大きく劣化させる。つまり本来定電流
源であるべきＦＥＴＴ３が飽和特性を示さないために、
本来一定電位であるべきＴ１．Ｔ２の共通ソースの電圧
が変動する。
のばらつきの増大、ドレインコンダクタンスの増大等の
現象が生ずる。第１図のようにＦＥＴＴ３． Ｔ６．
Ｔ７を定電流源として働かせるような５ＣＦＬ回路にお
いては、これらのＦＥＴのドレインコンダクタンスの増
大は回路の性能を大きく劣化させる。つまり本来定電流
源であるべきＦＥＴＴ３が飽和特性を示さないために、
本来一定電位であるべきＴ１．Ｔ２の共通ソースの電圧
が変動する。
同様にＦＥＴＴ６．Ｔ７が飽和特性を示さないために出
力の電位も変動し、安定な動作を阻害する結果となる。
力の電位も変動し、安定な動作を阻害する結果となる。
さらに電源電圧Ｖｓｌｌの変動によりＦＥＴＴ３．Ｔ６
．Ｔ７のドレインソース間電圧が変動するとＴ３． Ｔ
６． Ｔ７に流れる電流が変動する。従って電源電圧の
変動によって消費電流が大きく変動するという問題が生
ずる。
．Ｔ７のドレインソース間電圧が変動するとＴ３． Ｔ
６． Ｔ７に流れる電流が変動する。従って電源電圧の
変動によって消費電流が大きく変動するという問題が生
ずる。
発明が解決しようとする問題点
以上述べたように従来の５ＣＦＬ回路を用いたＧ ａ
Ａ ｓ集積回路では、高速化のためＦＥＴのゲート長を
短くするとジョートチヤシネル効果により定電流源とな
るべきＦＥＴのドレインコンダクタンスが増大し、動作
が不安定となり、電流値が変動するという問題があった
。本発明はこのような点を解決しようとするものであり
、高速でしかも安定な動作をするＳ ＣＦ Ｌ ＧａＡ
ｓ集積回路を提供しようとするものである。
Ａ ｓ集積回路では、高速化のためＦＥＴのゲート長を
短くするとジョートチヤシネル効果により定電流源とな
るべきＦＥＴのドレインコンダクタンスが増大し、動作
が不安定となり、電流値が変動するという問題があった
。本発明はこのような点を解決しようとするものであり
、高速でしかも安定な動作をするＳ ＣＦ Ｌ ＧａＡ
ｓ集積回路を提供しようとするものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、５ＣＦＬ回路の中
で定電流源となるべきＦＥＴのゲート長を回路の高速性
を決める差動スイッチング部のＦＥＴのゲート長よりも
長くしたＧ ａ Ａ ｓ集積回路である。
で定電流源となるべきＦＥＴのゲート長を回路の高速性
を決める差動スイッチング部のＦＥＴのゲート長よりも
長くしたＧ ａ Ａ ｓ集積回路である。
作 用
本発明は上記の構成により、スイッチング部ではゲート
長の短縮により十分な高速性が得られ、定電、流源部で
はショートチャ％ネル効果を抑制することによって安定
な動作を実現可能とするものである。
長の短縮により十分な高速性が得られ、定電、流源部で
はショートチャ％ネル効果を抑制することによって安定
な動作を実現可能とするものである。
実施例
以上に本発明の一実施例における５ＣＦＬ回路について
説明する。本実施例の５ＣＦＬ回路は第４図における従
来の５ＣＦＬ回路のスイッチングＦＥＴＴ１．Ｔ２のゲ
ート長をＯ，Ｂｐｒｎ、電流源となるＦＥＴＴ３．Ｔ６
．Ｔ７のゲート長を１．０７ａとしたものである。この
とき、ＦＥＴのソースドレイン間間隔は、Ｔ１．Ｔ２に
ついては２．４μｍ５Ｔ３については３．０μｍとした
。
説明する。本実施例の５ＣＦＬ回路は第４図における従
来の５ＣＦＬ回路のスイッチングＦＥＴＴ１．Ｔ２のゲ
ート長をＯ，Ｂｐｒｎ、電流源となるＦＥＴＴ３．Ｔ６
．Ｔ７のゲート長を１．０７ａとしたものである。この
とき、ＦＥＴのソースドレイン間間隔は、Ｔ１．Ｔ２に
ついては２．４μｍ５Ｔ３については３．０μｍとした
。
第１図はゲート長０．８μｍのＦＥＴの電流電圧（Ｉｄ
ｓ −Ｖｄｓ ）特性を、第２図はゲート長１．０ μ
ｍのＦＥＴの電流電圧特性を、それぞれ示す図である。
ｓ −Ｖｄｓ ）特性を、第２図はゲート長１．０ μ
ｍのＦＥＴの電流電圧特性を、それぞれ示す図である。
ゲート長０．８μｍのＦＥＴの方が相互コンダクタンス
ｆｍが太きいが、反面、ドレインコンダクタンス、すな
わちＦＥＴの飽和領域でのＩ −Ｖ特性の傾きが大きい
ことがわかる。５ＣＦＬ回路で構成したＧ ａ Ａ ｓ
集積回路は定電流源となるＦＥＴを流れる電流を切り換
える動作であるため、定電流源となるＦＥＴの電流電圧
特性がそのまま消費電流の電源電圧依存性に反映する。
ｆｍが太きいが、反面、ドレインコンダクタンス、すな
わちＦＥＴの飽和領域でのＩ −Ｖ特性の傾きが大きい
ことがわかる。５ＣＦＬ回路で構成したＧ ａ Ａ ｓ
集積回路は定電流源となるＦＥＴを流れる電流を切り換
える動作であるため、定電流源となるＦＥＴの電流電圧
特性がそのまま消費電流の電源電圧依存性に反映する。
実際に、すべてのＦＥＴのゲート長を０．８μｍとした
集積回路、具体的には可変分周器と、定電流源となるＦ
ＥＴのゲート長のみ１μｍとした可変分周器とを試作し
たところ、ドレインコンダクタンスの違いを反映して電
源電圧の変動に対する消費電流の安定性に改善が見られ
た。第３図のＡはすべてのＦＥＴのゲ〒ト長０．８μｍ
のもの、Ｂは１μｍゲート長のＦＥＴを用いたものの消
費電流依存性であるが電源電圧に対する安定性が明らか
である。また動作点の変動が少ないため定電流源ＦＥＴ
のゲート長を１μｍとしたものの方が安定に動作し、最
高分周周波数が約２０％増大した。
集積回路、具体的には可変分周器と、定電流源となるＦ
ＥＴのゲート長のみ１μｍとした可変分周器とを試作し
たところ、ドレインコンダクタンスの違いを反映して電
源電圧の変動に対する消費電流の安定性に改善が見られ
た。第３図のＡはすべてのＦＥＴのゲ〒ト長０．８μｍ
のもの、Ｂは１μｍゲート長のＦＥＴを用いたものの消
費電流依存性であるが電源電圧に対する安定性が明らか
である。また動作点の変動が少ないため定電流源ＦＥＴ
のゲート長を１μｍとしたものの方が安定に動作し、最
高分周周波数が約２０％増大した。
第４図では電流源となるＦＥＴとしてＴ、 、 Ｔ２と
同じ閾値のＥＦＥＴ （エンノ・ンスメント型ＦＥＴ）
を用い、バイアスｖＢによって電流値を調整する方式を
とったが、異なる閾値のＦＥＴ、ＤＦＥＴ（ディプレッ
ション型ＦＥＴ ）であってもよい。
同じ閾値のＥＦＥＴ （エンノ・ンスメント型ＦＥＴ）
を用い、バイアスｖＢによって電流値を調整する方式を
とったが、異なる閾値のＦＥＴ、ＤＦＥＴ（ディプレッ
ション型ＦＥＴ ）であってもよい。
一般にドレインコンダクタンスの増加はゲート長１μｍ
を境に急激におこることが知られているのでゲート長は
上の実施例では１．０μｍとしたが、それ以上のゲート
長であってもよいことは当然である。
を境に急激におこることが知られているのでゲート長は
上の実施例では１．０μｍとしたが、それ以上のゲート
長であってもよいことは当然である。
発明の効果
以上述べたように本発明によれば、ショートチャ臂ネル
効果によって生ずる５ＣＦＬ回路の動作レベルの不安定
性、消費電源の変動のない高速なＧ ａ Ａ ｓ集積回
路を実現することができ、その実用的効果は極めて大き
い。
効果によって生ずる５ＣＦＬ回路の動作レベルの不安定
性、消費電源の変動のない高速なＧ ａ Ａ ｓ集積回
路を実現することができ、その実用的効果は極めて大き
い。
第１図は本発明の一実施例における５ＣＦＬインバ一タ
回路に用いたゲート長０．８μのＦＥＴの電流電圧特性
図、第２図は同ゲート長１．０μｍのＦＥＴの特性図、
第３図は本実施例回路を用いた可変分周器の消費電流の
電源電圧依存性を示す特性図、第４図は一般的な５ＣＦ
Ｌインバ一タ回路を示す回路図である。 Ｔ１．Ｔ２・・・・・・スイッチングトランジスタ（Ｆ
ＥＴ）、Ｔ３．Ｔ６．Ｔ７ ・・・・・・電流源となる
トランジスタ（ＦＥＴ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｖｒｔｓ （Ｖｌ 第２図 Ｖｒｔｓ（ＶＪ 第３図 〕舅１コ 湿りＥｆｒ三 Ｖｐｐ（Ｖ）手続補正書口式
） ■事件の表示 昭和６０年特許願間第３１５６０ 号２発明の名称 Ｇ ａ Ａ ｓ集積回路 ３浦正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 「ＧａＡｓ集積回路」に補正します。
回路に用いたゲート長０．８μのＦＥＴの電流電圧特性
図、第２図は同ゲート長１．０μｍのＦＥＴの特性図、
第３図は本実施例回路を用いた可変分周器の消費電流の
電源電圧依存性を示す特性図、第４図は一般的な５ＣＦ
Ｌインバ一タ回路を示す回路図である。 Ｔ１．Ｔ２・・・・・・スイッチングトランジスタ（Ｆ
ＥＴ）、Ｔ３．Ｔ６．Ｔ７ ・・・・・・電流源となる
トランジスタ（ＦＥＴ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｖｒｔｓ （Ｖｌ 第２図 Ｖｒｔｓ（ＶＪ 第３図 〕舅１コ 湿りＥｆｒ三 Ｖｐｐ（Ｖ）手続補正書口式
） ■事件の表示 昭和６０年特許願間第３１５６０ 号２発明の名称 Ｇ ａ Ａ ｓ集積回路 ３浦正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 「ＧａＡｓ集積回路」に補正します。
Claims (1)
- ソースカッブルドＦＥＴロジックを用いたＧａＡｓ集積
回路であって、定電流源となるＦＥＴのゲート長を、差
動スイッチを構成するＦＥＴのゲート長より大きくして
なるＧａＡｓ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231560A JPS62188280A (ja) | 1985-10-17 | 1985-10-17 | ＧａＡｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231560A JPS62188280A (ja) | 1985-10-17 | 1985-10-17 | ＧａＡｓ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188280A true JPS62188280A (ja) | 1987-08-17 |
| JPH0334232B2 JPH0334232B2 (ja) | 1991-05-21 |
Family
ID=16925419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231560A Granted JPS62188280A (ja) | 1985-10-17 | 1985-10-17 | ＧａＡｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188280A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595277A (ja) * | 1991-10-02 | 1993-04-16 | Mitsubishi Electric Corp | ソース結合型論理回路 |
| US5376898A (en) * | 1992-03-30 | 1994-12-27 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JP2010244067A (ja) * | 2001-10-24 | 2010-10-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、電子機器 |
-
1985
- 1985-10-17 JP JP60231560A patent/JPS62188280A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595277A (ja) * | 1991-10-02 | 1993-04-16 | Mitsubishi Electric Corp | ソース結合型論理回路 |
| US5376898A (en) * | 1992-03-30 | 1994-12-27 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JP2010244067A (ja) * | 2001-10-24 | 2010-10-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、電子機器 |
| US8378356B2 (en) | 2001-10-24 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel |
| US8659027B2 (en) | 2001-10-24 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US8994029B2 (en) | 2001-10-24 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9082734B2 (en) | 2001-10-24 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9449549B2 (en) | 2001-10-24 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9892679B2 (en) | 2001-10-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10679550B2 (en) | 2001-10-24 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334232B2 (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1167116A (en) | High speed cmos comparator circuit | |
| IE960781A1 (en) | Circuits with dynamically biased active loads | |
| JPH0211019A (ja) | 差動式電流スイッチ回路 | |
| JPH027537B2 (ja) | ||
| US5128556A (en) | Current-switching type logic circuit | |
| JPH06140915A (ja) | インターフェース回路 | |
| JPH01235416A (ja) | Ｆｅｔ論理回路 | |
| JP2544808B2 (ja) | 差動増幅回路 | |
| JPS62188280A (ja) | ＧａＡｓ集積回路 | |
| JP2534346B2 (ja) | 高速論理回路 | |
| JP3255874B2 (ja) | 定電流回路 | |
| JP2795049B2 (ja) | 論理回路 | |
| US4207476A (en) | Exclusive OR circuit | |
| JP3288612B2 (ja) | 半導体回路 | |
| JPS6356016A (ja) | 論理回路 | |
| JPS61186018A (ja) | 電界効果トランジスタ論理回路 | |
| JPH0470003A (ja) | Ｒｓフリップフロップ回路 | |
| JPS61129920A (ja) | 半導体回路装置 | |
| JPS6028415B2 (ja) | インバ−タ回路 | |
| JP3538678B2 (ja) | 高速論理回路 | |
| JPH0115203B2 (ja) | ||
| JPH04363060A (ja) | 電圧制御回路 | |
| JPH0522113A (ja) | 出力バツフア回路 | |
| JPH01170115A (ja) | 出力回路 | |
| JPS6397010A (ja) | Ｓｃｆｌ回路用出力回路 |