JPS62188412A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS62188412A JPS62188412A JP3006686A JP3006686A JPS62188412A JP S62188412 A JPS62188412 A JP S62188412A JP 3006686 A JP3006686 A JP 3006686A JP 3006686 A JP3006686 A JP 3006686A JP S62188412 A JPS62188412 A JP S62188412A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- signal
- capacitor
- resistor
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 1
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 101150105073 SCR1 gene Proteins 0.000 description 1
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送方式において、伝送路信号を
受信し伝送路損失を補償すると共に波形等化を施す等化
増幅部における等化増幅器出力信号からこの波形ピーク
値を検出し、検出信号を利得制御信号として前記増幅器
の利得を調整する自動利得制御回路に関するものである
。
受信し伝送路損失を補償すると共に波形等化を施す等化
増幅部における等化増幅器出力信号からこの波形ピーク
値を検出し、検出信号を利得制御信号として前記増幅器
の利得を調整する自動利得制御回路に関するものである
。
一般にディジタル伝送方式では伝送路損失のばらつきを
補償するために伝送路信号受信部にて等化増幅器の自動
利得制御（以後Ａ Ｇ Ｃと記す）を施している。この
ＡＧＣは等化増幅器出力の尖頭値を検出し、検出した直
流信号により利得制御をするものである。そしてこのＡ
ＧＣ回路には、前記尖頭値検出からＡ Ｇ Ｃ用直流信
号を得て増幅器の利得制御を行うまでに一定の時定数が
あってＡＧＣ時定数と称している。このＡ Ｇ Ｃ時定
数は伝送路信号が間断なく到来する場合、ＡＧＣ制御用
直流信号を得るためにある程度大きくしておがなければ
なちない。
補償するために伝送路信号受信部にて等化増幅器の自動
利得制御（以後Ａ Ｇ Ｃと記す）を施している。この
ＡＧＣは等化増幅器出力の尖頭値を検出し、検出した直
流信号により利得制御をするものである。そしてこのＡ
ＧＣ回路には、前記尖頭値検出からＡ Ｇ Ｃ用直流信
号を得て増幅器の利得制御を行うまでに一定の時定数が
あってＡＧＣ時定数と称している。このＡ Ｇ Ｃ時定
数は伝送路信号が間断なく到来する場合、ＡＧＣ制御用
直流信号を得るためにある程度大きくしておがなければ
なちない。
近年、ディジタル伝送方式の一つとして、伝送路の有効
利用を計るために２局間で一つの伝送路に時分割なバー
スト信号を交互にのせて送信し合うピンポン伝送と呼ば
れる通信方式がある。この通信方式における時間軸上で
の信号の送り方を第２図に示す。また第３図に従来のＡ
ＧＣ回路の構成を示す。１０１はＡ局から送信するバー
スト信号、１０２はＢ局から送信するバースト信号であ
る。１は等化増幅器、２は尖頭値検出回路、３は抵抗Ｒ
１とコンデンサＣ２の低域浦波器で構成された時定数回
路、４は直流増幅器である。
利用を計るために２局間で一つの伝送路に時分割なバー
スト信号を交互にのせて送信し合うピンポン伝送と呼ば
れる通信方式がある。この通信方式における時間軸上で
の信号の送り方を第２図に示す。また第３図に従来のＡ
ＧＣ回路の構成を示す。１０１はＡ局から送信するバー
スト信号、１０２はＢ局から送信するバースト信号であ
る。１は等化増幅器、２は尖頭値検出回路、３は抵抗Ｒ
１とコンデンサＣ２の低域浦波器で構成された時定数回
路、４は直流増幅器である。
この従来の構成によると前述の如く時定数回路３は伝送
路信号が間断なく到来するもとして時定数をある程度大
きく設定しであるが、この設定のままではピンポン伝送
のように信号の全くない状態から急激に信号のある状態
に推移する信号レベル変化の大きいバースト信号の場合
では、ＡＧＣ応答速度がバースト信号到来時のレベル変
化に追随できず、バースト信号の最初のデータ部分が誤
って受信されるという問題があった。
路信号が間断なく到来するもとして時定数をある程度大
きく設定しであるが、この設定のままではピンポン伝送
のように信号の全くない状態から急激に信号のある状態
に推移する信号レベル変化の大きいバースト信号の場合
では、ＡＧＣ応答速度がバースト信号到来時のレベル変
化に追随できず、バースト信号の最初のデータ部分が誤
って受信されるという問題があった。
本発明の目的は上記問題点を解決し、バースト信号に対
して確実にＡ Ｇ Ｃがかかりデータ誤りを起こさない
Ａ Ｑ （、：回路を提供する事にある。
して確実にＡ Ｇ Ｃがかかりデータ誤りを起こさない
Ａ Ｑ （、：回路を提供する事にある。
〔問題点を解決するための手段：）
本発明の自動利得制御回路は、バースト信号を等化増幅
する手段と、この出力の尖頭値を検出する手段と、この
出力を第１の抵抗及び第１のコンデンサの一端とサイリ
スタのアノードに接続し、前記第１のコンデンサの他端
と前記サイリスタのトリガ端子に第２の抵抗を通して固
定バイアス電圧を供給し、サイリスクのカソードと前記
第１の抵抗の他端を第２のコンデンサに接続して構成し
た低域浦波器と、この出力を直流増幅して前記等化増幅
器の利得制御信号とする手段とを有することを特徴とす
る。
する手段と、この出力の尖頭値を検出する手段と、この
出力を第１の抵抗及び第１のコンデンサの一端とサイリ
スタのアノードに接続し、前記第１のコンデンサの他端
と前記サイリスタのトリガ端子に第２の抵抗を通して固
定バイアス電圧を供給し、サイリスクのカソードと前記
第１の抵抗の他端を第２のコンデンサに接続して構成し
た低域浦波器と、この出力を直流増幅して前記等化増幅
器の利得制御信号とする手段とを有することを特徴とす
る。
本発明の実施例を第１図に示す。１は等化増幅器、２は
尖頭値検出回路、５は時定数回路で５ＣＲ１はサイリス
タである。４は直流増幅器でこの出力はＡＧＣ信号入力
端子１３に接続される。
尖頭値検出回路、５は時定数回路で５ＣＲ１はサイリス
タである。４は直流増幅器でこの出力はＡＧＣ信号入力
端子１３に接続される。
本回路の動作を説明する。伝送路から入力端子１１にバ
ースト信号が到来する前は無信号状態なのでＡＧＣ回路
は利得が最大の状態にある。バースト信号が到来すると
出力端子１２には瞬間過大な信号が表われる。するとサ
イリスタ５ＣＲ１のトリガ端子にはコンデンサＣ１を介
して過大な電圧が生じサイリスタＳＣＲ１は導通状態と
なる事により、それまで抵抗Ｒ１とコンデンサＣ２の時
定数で動作していた時定数回路は時定数が無限小とも言
える程小さくなるためＡＧＣ応答速度が緊くなり、すみ
やかに利得をＦげようとしてパース１〜信号の急なレベ
ル変化に良く追随したＡＧＣ動作を示す、そしてバース
ト信号を受信した後はレベル変動の少ない信号列が続く
ためＳ ＣＲ１のトリガ端子には過大な電圧は生じない
ため非導通となり、抵抗Ｒ１とコンデンサＣ２の時定数
で動作する状態に戻り、時定数の大きな制御用直流信号
を供給するようになる。
ースト信号が到来する前は無信号状態なのでＡＧＣ回路
は利得が最大の状態にある。バースト信号が到来すると
出力端子１２には瞬間過大な信号が表われる。するとサ
イリスタ５ＣＲ１のトリガ端子にはコンデンサＣ１を介
して過大な電圧が生じサイリスタＳＣＲ１は導通状態と
なる事により、それまで抵抗Ｒ１とコンデンサＣ２の時
定数で動作していた時定数回路は時定数が無限小とも言
える程小さくなるためＡＧＣ応答速度が緊くなり、すみ
やかに利得をＦげようとしてパース１〜信号の急なレベ
ル変化に良く追随したＡＧＣ動作を示す、そしてバース
ト信号を受信した後はレベル変動の少ない信号列が続く
ためＳ ＣＲ１のトリガ端子には過大な電圧は生じない
ため非導通となり、抵抗Ｒ１とコンデンサＣ２の時定数
で動作する状態に戻り、時定数の大きな制御用直流信号
を供給するようになる。
［発明の効果］
本発明によれば、バースト信号に対してこの受信時に誤
り認識を生ずる事のない最適なＡＧＣ応答速度を持った
ＡＧＣ回路を提供する事ができる。
り認識を生ずる事のない最適なＡＧＣ応答速度を持った
ＡＧＣ回路を提供する事ができる。
第１図は本発明によるＡＧＣ回路の実施例を示したブロ
ック図、第２図はピンポン伝送における時間軸上でのバ
ースト信号の受は渡しを示した説明図、第３図は従来の
ＡＧＣ回路を示したブロック図である。 １・・・等化増幅器、２・・・尖頭値検出回路、３・・
・時定数回路、４・・・直流増幅器、５・・・時定数回
路、１１・・・伝送信号入力端子、１２・・・等化信号
出力端子、１３・・・Ａ Ｇ Ｃ信号入力端子。
ック図、第２図はピンポン伝送における時間軸上でのバ
ースト信号の受は渡しを示した説明図、第３図は従来の
ＡＧＣ回路を示したブロック図である。 １・・・等化増幅器、２・・・尖頭値検出回路、３・・
・時定数回路、４・・・直流増幅器、５・・・時定数回
路、１１・・・伝送信号入力端子、１２・・・等化信号
出力端子、１３・・・Ａ Ｇ Ｃ信号入力端子。
Claims (1)
- バースト信号を等化増幅する手段と、この出力の尖頭
値を検出する手段と、この出力を第１の抵抗及び第１の
コンデンサの一端とサイリスタのアノードに与え、前記
第１のコンデンサの他端と前記サイリスタのトリガ端子
に第２の抵抗を通して固定バイアス電圧を供給し、前記
サイリスタのカソードと前記第１の抵抗の他端を第２の
コンデンサに接続して構成した低域濾波器と、この出力
を直流増幅して前記等化増幅器の利得制御信号とする手
段とを有することを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006686A JPS62188412A (ja) | 1986-02-13 | 1986-02-13 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006686A JPS62188412A (ja) | 1986-02-13 | 1986-02-13 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188412A true JPS62188412A (ja) | 1987-08-18 |
Family
ID=12293441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006686A Pending JPS62188412A (ja) | 1986-02-13 | 1986-02-13 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010137922A3 (en) * | 2009-05-29 | 2011-03-31 | Lg Innotek Co., Ltd. | Circuit for processing radio frequency signal |
-
1986
- 1986-02-13 JP JP3006686A patent/JPS62188412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010137922A3 (en) * | 2009-05-29 | 2011-03-31 | Lg Innotek Co., Ltd. | Circuit for processing radio frequency signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE7608415L (sv) | Dataanleggning | |
| EP0785632B1 (en) | Spread spectrum signal receiver | |
| JPS6165551A (ja) | タイミング位相制御装置 | |
| JPS6081930A (ja) | 自動利得制御回路 | |
| US4754477A (en) | Key telephone system | |
| JPS6194420A (ja) | 自動利得制御回路 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPS61170165A (ja) | 自動利得制御装置 | |
| JPH01149646A (ja) | レベル変動補正機能付検波回路 | |
| JPH05347523A (ja) | 自動利得制御回路 | |
| JPS61161029A (ja) | 自動利得制御等化増幅回路 | |
| JP2555114B2 (ja) | ディジタル通信システムの回線切替装置 | |
| JPS5846717A (ja) | パルス整形回路 | |
| JPH0328586Y2 (ja) | ||
| JPS6266724A (ja) | 自動利得制御回路 | |
| JP2826335B2 (ja) | 線路等化装置 | |
| JP2542451B2 (ja) | 中継装置 | |
| JPH0728331B2 (ja) | 送受話切換回路 | |
| JPS62279746A (ja) | Ａｍｉ信号送出回路 | |
| JPH04172028A (ja) | 出力レベル制御回路 | |
| JPH0364138A (ja) | 第２チヤネルのデータ伝送方式 | |
| JPS63274205A (ja) | 自動利得調整器 | |
| JPH0615360U (ja) | パケット先頭部強調回路 | |
| JPH0993663A (ja) | 遠隔制御システム | |
| JPS62147829A (ja) | デ−タ伝送装置 |