JPS6219992Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜技術分野＞ 本考案はROM／RAM方式を採用した時計用マ
イクロプロセツサシステムに関するものである。

＜従来技術＞ 現在、デイジタル電子時計は、一つの時計機能
がランダムロジツクでLSIの中に組込まれてお
り、他種の機能をもつものを提供しようとしても
同種のLSIの適用によつて実現することは非常に
困難であつた。ところで、ROM／RAM方式を用
いてデイジタル時計を構成する場合、機能の変更
はROMに入れられているプログラムの組方を変
えるだけで行なわれ、ハード部分は別種機能のも
のでも共通に使用することができる。すなわち、
別種機能のデイジタル電子時計は、LSIにおける
ROMのプログラム部のマスクを変更するだけで
機種も得ることが可能で、回路設計が非常に容易
になる。これはランダムロジツクで組込むものに
比して大きな利点である。しかしながら、この
ROM／RAM方式では消費電力が大きくなるとい
う欠点があり、その実用化を遅らせていた。

＜考案の目的＞ 本考案は、以上の点に鑑み、ROM／RAM方式
において低消費電力にしたデイジタル電子時計を
提供するものである。

＜考案の構成＞ 本考案の時計用マイクロプロセツサシステム
は、ROM／RAM方式による計時手段を持つた時
計用マイクロプロセツサシステムにおいて、所定
周波数の基本クロツクを出力する発振器と、該発
振器の出力を受けて上記基本クロツクを分周し第
１単位時間信号を出力する分周器と、該分周器の
出力を受けて上記第１単位時間信号を計数し、下
位桁時刻データを出力すると同時にその最大値の
第２単位時間信号を出力するカウンタと、該カウ
ンタの出力を受けて上記第２単位時間信号に基づ
き、上記第２単位時間信号毎に間欠的にシステム
クロツクを出力するシステムクロツク発生器と、
該システムクロツク発生器からのシステムクロツ
ク毎に応動してRAMから時刻データを読み出し
デコーダに供給するRAM読出し手段と、該RAM
読出し手段からの時刻データと上記カウンタから
の下位桁時刻データとを受けて、これらを表示信
号に変換するデコーダと、該デコーダの出力を受
けて、その表示信号を保持する表示用レジスタ
と、該表示用レジスタの出力と上記デコーダの出
力とを選択して表示手段に供給する回路とを設け
て、かつ上記計時手段は上記システムクロツク発
生器のシステムクロツクを受けて、これにより計
時演算の動作を行う構成であることを特徴とする
ものである。

＜考案の作用＞ 以下、図面に従つて本考案を説明する。第１図
はブロツクダイヤグラム、第２図はその動作を示
すタイムチヤートである。

プログラムカウンタ１、ROM２、データアド
レスレジスタ３、RAM４、演算ユニツト
（ALU）５及びアキユームレータ６から成る計時
手段７はここでは月、日、時、分、などの分以上
の計時及びアラーム一致等を行なつている。プロ
グラムのフロー処理は１分パルスｍ毎である。発
振器８、分周器９の後段にハード的に設けられた
１秒パルスＳをカウントする60秒カウンタ１０
は、このための１分パルスｍを得るものであり、
１分パルスｍを受けてシステムクロツク発生器１
１により１分間に１度ステツプ数Ｋに対応するシ
ステムクロツクＣを発生させている。

今、システムクロツクＣの周波数を_０とする
と、常にシステムクロツクが発生する場合１分間
には60_０のシステムクロツクが供給される。こ
れに対して、上述したものでは１分間に１度プロ
グラムのステツプ数Ｋのシステムクロツクを供給
させるだけであり、両者の比をＡとおけば、 Ａ＝Ｋ／６０_０ となり消費電力をこのＡの比率で小さくできる。

なお、それぞれのモードにおいて、選択された
計時データはバツフアレジスタ１２、セグメント
デコーダ１３を介して表示用レジスタ１４に入力
され、出力端子１９及び２０を通して表示され
る。表示用レジスタ１４への読み込みはもちろん
前述したシステムクロツクＣの発生中に行なわれ
る。

以上にように、システムクロツクＣは、１分パ
ルスｍ毎にプログラムカウンタ１、ROM２、デ
ータアドレスレジスタ３、RAM４、ALU５、ア
キユームレータ６、バツフアレジスタ１２及び表
示用レジスタ１４に供給され、これにより、１分
パルス毎に計時演算動作及び該演算結果に対応す
る表示信号の表示用レジスタ１４への読み込み動
作が行なわれる。

ところで、ハード的に設けられた60秒カウンタ
１０は秒計時データを発生することが可能であ
る。従つて、ここではRAM４内の計時データ以
外に秒計時データも表示し得るようにしている。

オアゲート１６は秒計時データをもセグメント
デコーダ１３に入力するもので、秒計時データは
刻々セグメントデコーダ１３に入力される。60秒
カウンタ１０が１分をカウントした時点では、シ
ステムクロツクＣが発生しRAM４内の分桁以上
の計時データもセグメントデコーダ１３に入力さ
れるが、このとき、60秒カウンタ１０の内容は０
秒計時の状態であるので、秒計時データとの混合
を起すことなくRAM４から計時データをデコー
ドすることができる。こうして、セグメントデコ
ーダ１３では、１分パルスｍの発生時RAM４か
ら出力される計時データを、そしてそれ以外の時
に秒計時データをデコードする。

アンドゲート１７はデコーダ出力、１分パルス
ｍの反転信号及び秒表示モード信号Smを入力
し、秒表示モード信号Smがあるとき、秒計時デ
ータをオアゲート１８を介して出力端子２０に供
給する。なお、オアゲート１８の他方の入力は前
述したように表示用レジスタ１４からの信号が供
給されるが、秒表示モードの時には選択して何の
信号も供給されないようにしており、このときは
出力端子２０を通して秒が表示される。また、０
秒のときは反転信号によりRAM４側のデコー
ダ出力が直接出力端子２０に供給されることを防
止している。

以上の説明では、１分毎にプログラムのフロー
処理をするものについて説明したが、システムク
ロツクを１時間毎あるいはそれ以上の時間間隔毎
に発生させてフロー処理することも可能である。
もちろん、これらの場合、ハード的な設計もこれ
に伴つて若干異なつてくる。なお、秒表示は必ず
しも必要でなくオアゲート１６、アンドゲート１
７及びオアゲート１８等を省略しても何ら差支え
ない。しかしながらこの場合でも秒表示等が希望
される場合、システムクロツクを発生させるため
のカウンタが共通に使用し得て、かつデコーダ
も、システムクロツクの発生期以外でこの計時デ
ータをデコードできるので、簡単な構成で更に表
示の多い電子時計を提供できる利点があり有用で
ある。

＜考案の効果＞ このように本考案によれば、ROM／RAM方式
において、フロー処理される時間桁の最下位時間
毎に１度システムクロツクを発生させるものであ
り、低消費電力のデイジタル電子時計を提供でき
る。また、このものにおいて、システムクロツク
を発生させるカウンタ及びデコーダを共通に使用
して更に下位桁の時間表示を行う構成としている
ので、構成の複雑化を招くことなく時間表示を増
加させることができるという利点があるものであ
り、極めて有用である。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツクダイ
ヤグラム、第２図は第１図の動作を示すタイムチ
ヤートである。 １……プログラムカウンタ、２……ROM、３
……データアドレスレジスタ、４……RAM、５
……演算ユニツト、６……アキユームレータ、７
……計時手段、８……発振器、９……分周器、１
０……60秒カウンタ、１１……システムクロツク
発生器、１２……バツフアレジスタ、１３……セ
グメントデコーダ、１４……表示用レジスタ、１
６……オアゲート、１７……アンドゲート、１８
……オアゲート、１９，２０……出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. ROM／RAM方式による計時手段を持つた時計
   用マイクロプロセツサシステムにおいて、所定周
   波数の基本クロツクを出力する発振器と、該発振
   器の出力を受けて上記基本クロツクを分周し第１
   単位時間信号を出力する分周器と、該分周器の出
   力を受けて上記第１単位時間信号を計数し、下位
   桁時刻データを出力すると同時にその最大値の第
   ２単位時間信号を出力するカウンタと、該カウン
   タの出力を受けて上記第２単位時間信号に基づ
   き、上記第２単位時間毎に間欠的にシステムクロ
   ツクを出力するシステムクロツク発生器と、該シ
   ステムクロツク発生器からのシステムクロツク毎
   に応動してRAMから時刻データを読み出しデコ
   ーダに供給するRAM読出し手段と、該RAM読出
   し手段からの時刻データと上記カウンタからの下
   位桁時刻データとを受けて、これらを表示信号に
   変換するデコーダと、該デコーダの出力を受け
   て、その表示信号を保持する表示用レジスタと、
   該表示用レジスタの出力と上記デコーダの出力と
   を選択して表示手段に供給する回路とを設けて、
   かつ上記計時手段は上記システムクロツク発生器
   のシステムクロツクを受けて、これにより計時演
   算の動作を行う構成であることを特徴とする時計
   用マイクロプロセツサシステム。