JPS6220024A - バツフアレジスタにおけるリクエスト信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔）既　　要〕 レジスタ群の書込みおよび読出しを制御するライトポイ
ンタおよびリードポインタの値の差により読出しされて
いない情報がバッファレジスタ中に存在することを検出
して、読出しを要求するリクエスト信号を送出する。

〔産業上の利用分野〕

互に異なるクロック信号で動作する機器などの間で情報
転送を行なうために用いられるバッファレジスタに広く
適用できる。

〔従来技術〕

第３図は従来のバッファレジスタの構成の概要を示すも
ので、前位機器（１１）からの入力情報はライトポイン
タ　（２）により指示されたレジスタ群（１）中の１個
のレジスタに記憶され、同時にフリップフロップとして
通常構成され各レジスタに設けられるバリッドビット（
２１）をその情報が有効であることを示すためにセント
する。

このレジスタ群（１）に記憶されている情報は、リード
ポインタ（３）により指示されたレジスタにおけるバリ
ッドビット（２１）がセ・ノドされていることがチェッ
ク回路（２２）により検出されたときに後位機器（１２
）から転送指令を送出することを要求するリクエスト信
号をこの後位機器に対して送出するように構成されてい
た。

なお、制御回路（２３）は、後位機器（１２）からの転
送指令に応じて転送を実行したり、バリッドビット（２
１）のセント、リセットあるいはポインタ（２、３）の
更新など、このバッファレジスタ（２０）内の機器を制
御するためのものであり、ライトポインタ　（２）およ
びリードポインタ（３）の値の更新は書込みおよび読出
しの終了毎に１を加えられるものとして示した。

〔本発明が解決しようとする問題点〕

上述の従来例においては、レジスタ中の情報が有効な情
報であることを表示するためのパリ・ノドビット（２１
）に対応するフリップフロップを各レジスフ毎に必要と
するばかりでなく、情報の書込みあるいは終了に際して
このフリップフロップをセットあるいはリセットするた
めの制御を必要とするため構成が複雑になり、また、有
効な情報がバッファレジスタ内に記憶されているか否か
を識別するためにリードポインタにより各レジスタを常
時走査することが必要であった。

更に、前位機器（１１）側のクロックと後位機器（１２
）側のクロックとが異なるとき、バリッドビン）（２１
）のセントは前位機器（１１）（１１１１１のクロック
に応じてセットされるのに対し、読出し終了後における
このバリッドビットのりセントは後位機器（１２）側の
クロックに応じて動作するため、このセット、リセット
の同期化を行なわなければ正常な動作を行なうことがで
きない。このため、読出しが終了しても前位機器側のク
ロックに応じてバリッドビットがリセットされるまで情
報が有効な状態にあるものとされているので、リードポ
インタ（３）を更新することができず、次の読出しを行
なうことが出来ない欠点があった。

〔問題点を解決するための手段〕

ライトポインタとリードポインタとの夫々の値を比較し
てその不一致を検出する不一致回路を設け、不一致が検
出されたとき後位の機器に対してリクエスト信号、すな
わち、バッファレジスタがその記憶している情報を後位
機器に転送することを要求する転送要求信号の送出要求
信号、を後位機器に対して送出するように構成した。

〔作　用〕

ライトポインタおよびリードポインタは、いずれもその
初期状態において同一の値（例えばＯ）にセットされ、
情報が入力されてライトポインタにより指示されたレジ
スタ群中のルジスタへの記憶が終了するとライトポイン
タはその値に１を加えられ、また、リードポインタによ
り指示されたレジスタからの読出しが終了するとリード
ポインタはその値に１を加えられる。

したがって、データバッファに書込まれた情報がすべて
読出されたときには、ライトポインタの値とリードポイ
ンタとの値が同一となり、また、上述のように初期状態
においてはライトポインタとリードポインタとは共にリ
セット１犬態にあるからその値は同一である。換言すれ
ば、バッファレジスタ中に記憶された情報の数とバッフ
ァレジスタから読出された情報の数が等しくなく、バッ
ファレジスタ中に未だ読出されていない情報が記憶され
ているときには、ライトポインタの値とリードポインタ
の値とは相違することになる。

本発明では、この相違を不一致回路により検出し、後位
の機器がこのバッファレジスタに対して記憶している情
報の転送を要求する転送要求信号を送出するように要求
するリクエスト信号をこの後位の機器に対して送出する
ようにした。

〔実施例〕

本発明の実施例を示す第１図において、データバッファ
　（１０）はｎワード分のレジスタからなるレジスタ群
（１）を備えており、ライトポインタ（２）により指示
されるレジスタに入力情報を書込み、リードポインタ（
３）により指示されるレジスタから記憶している情報を
読出す。

初期状態においては、ライトポインタ（２）およびリー
ドポインタ（３）は共にリセットされて同一の値となっ
ており、情報が入力されてライトポインタ（２）の指示
するレジスタへの記憶が完了するとこのライトポインタ
の値は次のレジスタを指示するように＋１されて更新さ
れ、また、リードポインタ（３）の指示するレジスタか
らの読出しが終了するとこのリードポインタは次のレジ
スタを指示するように＋１されて更新される。

したがって、初期状態において同一の値にセットされる
ラインポインタおよびリードポインタの値は、このデー
タバッファ　（１０）に入力された情報がすべて読出さ
れると再び同一となるから、このデータバッファ　（１
）中に読出すべき情報が存在しない場合には、ライトポ
インタ（２）およびリードポインタ（３）は常に同一の
値を指示していることになる。

この状態で前位装置から情報が入力されると、このデー
タバッファ　（１）はその情報をライトポインタ（２）
が指示しているレジスタに書込み、その書込みが終了す
るとライトポインタ（２）の値を更新するから、ライト
ポインタ（２）とリードポインタ（３）の値に不一致を
生じ、これはデータバッファ中に読出すべき情報が存在
していることを示している。

本発明はこの原理を利用し、ライトポインタ（２）の値
とリードポインタ（３）の値とを比較する不一致回路（
６）を設け、その出力によって後位機器（１２）に対し
て転送指令を送出するように指示するリクエスト信号を
送出するように構成する。

なお、この不一致回路（６）としては、例えば通常のＮ
ＡＮＤ回路を用いれば足りるので、極めて容易に具体化
することができる。

この第１図図示の実施例では、不一致回路（６）の出力
にタイミング回路（７）を付加することにより、前位機
器（１１）側におけるクロックと後位機器（１２）側に
おけるクロックが相違するときに不一致回路（６）の出
力と後位機器（１２）との同期をとることによって正確
な制御が行なわれるようにしている。

制御回路（６）は、このバッファレジスタ（１０）内の
機器を上述のように動作させるための制御を行なうもの
である。

〔応用例〕

第２図は本発明の応用例を示すもので、本発明によるバ
ッファレジスタ（１０’、１０″）をメモリ　（１３）
とチャネル（１４）間のチャネルコントローラ（１５）
に通用した例を示すものであり、メモリ　（１３）から
チャネル（１４）方向への転送を行なうためのバッファ
レジスタ（１０’）とチャネル（１４）からメモリ　（
１３）方向への転送を行なうためのバッファレジスタ（
１０“）とを夫々独立して設けている。

メモリ　（１３）からバッファレジスタ（１０’）への
書込みおよびバッファレジスタ（１０″）に付加される
タイミング回路（第１図（４））をメモリ側のクロック
によって動作させ、また、バッファレジスタ（１０’）
からの読出しおよびタイミング回路をチャネル側のクロ
ックによって動作させれば、メモリ側とチャネル側との
クロックが同一でなくとも差支えないことは、明らかで
あろう。

〔発明の効果〕

従来、各レジスタに設けられていたバリッドビットを設
ける必要がなく、したがってこのバリッドビットを示す
フリップフロップをセット、リセットする装置が不必要
になるばかりでなく、前位機器と後位機器とが非同期で
動作する場合でも容易に適合できるリクエスト信号発生
回路を極めて簡易な構成で実現できる。

【図面の簡単な説明】

第１図は本発明によるバッファレジスタの構成を示す図
、第２図は本発明によるバッファレジスタの応用例、第
３図は従来のバッファレジスタの構成を示す図である。 第１図において、１はレジスタ群、２はライトポインタ
、３はリードポインタ、４は不一致回路、１０はバッフ
ァレジスタを示す。 良流側 第１図 ネ羨　５（！°　イ夛゛１ 第３図

Claims (1)

【特許請求の範囲】
1. レジスタ群（１）を備えるバッファレジスタ（１０）に
   おいて、初期状態において同一の値にセットされると共
   に書込みあるいは読出しの終了毎に同一の値だけ更新さ
   れるように構成され、上記レジスタ群への書込み位置お
   よび読出し位置を夫々指示するライトポインタ（２）お
   よびリードポインタ（３）と、このライトポインタの値
   とリードポインタの値とを比較して両者の値が一致しな
   いことを検出したときに後位機器からこのバッファレジ
   スタに対して転送要求を行なわせるためのリクエスト信
   号を発生する不一致回路（４）とを設けたことを特徴と
   するバッファレジスタにおけるリクエスト信号発生装置
   。