JPS6220039A - 停止動作抑止制御方式 - Google Patents
停止動作抑止制御方式Info
- Publication number
- JPS6220039A JPS6220039A JP60159819A JP15981985A JPS6220039A JP S6220039 A JPS6220039 A JP S6220039A JP 60159819 A JP60159819 A JP 60159819A JP 15981985 A JP15981985 A JP 15981985A JP S6220039 A JPS6220039 A JP S6220039A
- Authority
- JP
- Japan
- Prior art keywords
- stop
- execution
- program
- instruction
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プログラムデバッグ等の試験のための処理装置の実行停
止動作を、特定の条件で自動的に抑止するための制御方
式である。いわゆるプロブレム状態で実行するプログラ
ムを試験するために、例えば１ステツプごとに停止する
ように停止指定を設定しである場合に、そのプログラム
から、例えばスーパバイザ状態で実行するプログラムへ
割り出すと、停止指定を無効にする制御機構を設け、ス
ーパバイザ状態のプログラムは連続実行できるようにし
て、デバッグ等の操作効率を向上する。
止動作を、特定の条件で自動的に抑止するための制御方
式である。いわゆるプロブレム状態で実行するプログラ
ムを試験するために、例えば１ステツプごとに停止する
ように停止指定を設定しである場合に、そのプログラム
から、例えばスーパバイザ状態で実行するプログラムへ
割り出すと、停止指定を無効にする制御機構を設け、ス
ーパバイザ状態のプログラムは連続実行できるようにし
て、デバッグ等の操作効率を向上する。
本発明は、計算機システムにおける、プログラムデバッ
グ等の試験のための処理装置の実行停止動作を、特定の
条件で自動的に抑止するための制御方式に関する。
グ等の試験のための処理装置の実行停止動作を、特定の
条件で自動的に抑止するための制御方式に関する。
計算機システムの処理装置には、主としてプログラムデ
バッグ等の援助手段として、公知のように、プログラム
を１命令実行するごとに、試験装置のキー等により指示
するまで停止させる機能、あるいは試験装置で設定した
記憶アドレスにアクセスしたとき実行を停止させる機能
等が設けられる。
バッグ等の援助手段として、公知のように、プログラム
を１命令実行するごとに、試験装置のキー等により指示
するまで停止させる機能、あるいは試験装置で設定した
記憶アドレスにアクセスしたとき実行を停止させる機能
等が設けられる。
これらの停止機能は、このようにして停止した状態にお
いて、処理装置の各種レジスタの内容等を調査すること
により、プログラムの誤りを検出する手掛りをつかむ等
の方法で使用される。
いて、処理装置の各種レジスタの内容等を調査すること
により、プログラムの誤りを検出する手掛りをつかむ等
の方法で使用される。
又、計算機システムで実行されるプログラムには、利用
者の作成したプログラム等で、一般にユーザプログラム
又はプロブレムプログラム等と呼ばれるプログラムと、
それらのプログラムの実行を管理し、及び特定の機能を
サービスするための管理プログラムとに大別され、プロ
グラム実行中には、両者間で随時制御の移行が行われる
が、前記の試験の対象となるのは、前者のプログラムで
ある場合が多い。
者の作成したプログラム等で、一般にユーザプログラム
又はプロブレムプログラム等と呼ばれるプログラムと、
それらのプログラムの実行を管理し、及び特定の機能を
サービスするための管理プログラムとに大別され、プロ
グラム実行中には、両者間で随時制御の移行が行われる
が、前記の試験の対象となるのは、前者のプログラムで
ある場合が多い。
〔従来の技術と発明が解決しようとする問題点〕前記の
ような、いわゆるプロブレムプログラムと、いわゆる管
理プログラムとは、公知のように、システムのセキュリ
ティ維持等のために、両種のプログラムにおいて、異な
るプログラム実行状態を設定することにより、プロブレ
ムプログラムの実行には、特定種類の命令（例えば特権
命令という）の実行を許さない等の、ある制限を課する
方法が一般に採られている。
ような、いわゆるプロブレムプログラムと、いわゆる管
理プログラムとは、公知のように、システムのセキュリ
ティ維持等のために、両種のプログラムにおいて、異な
るプログラム実行状態を設定することにより、プロブレ
ムプログラムの実行には、特定種類の命令（例えば特権
命令という）の実行を許さない等の、ある制限を課する
方法が一般に採られている。
このようなプログラム実行状態は、例えば公知のプログ
ラム状態語の特定のビットによって表示され、該ビット
によってプロブレムプログラムのプログラム状態語には
プロブレム状態が表示され、管理プログラムのプログラ
ム状態語にはスーパバイザ状態が表示されるように設定
する。
ラム状態語の特定のビットによって表示され、該ビット
によってプロブレムプログラムのプログラム状態語には
プロブレム状態が表示され、管理プログラムのプログラ
ム状態語にはスーパバイザ状態が表示されるように設定
する。
不正なプログラムの実行により、プロブレム状態におい
て、特権命令がフェッチされると、その命令を実行する
ことなく、割り出しによって管理プログラムへ制御を渡
すようにする機構が設けられる。
て、特権命令がフェッチされると、その命令を実行する
ことなく、割り出しによって管理プログラムへ制御を渡
すようにする機構が設けられる。
従って、プロブレムプログラムは、少なくとも特権命令
の実行を必要とするような処理については、管理プログ
ラムに処理サービスを依頼する必要があり、このように
してプロブレムプログラムと管理プログラムとの間では
、サービスの依頼による管理プログラムへの制御の移行
、該サービス処理の終了によるプロブレムプログラムへ
の制４ｆｆｌｌの復帰、というような制御の授受が起こ
る。
の実行を必要とするような処理については、管理プログ
ラムに処理サービスを依頼する必要があり、このように
してプロブレムプログラムと管理プログラムとの間では
、サービスの依頼による管理プログラムへの制御の移行
、該サービス処理の終了によるプロブレムプログラムへ
の制４ｆｆｌｌの復帰、というような制御の授受が起こ
る。
このような環境において、プロブレムプログラムのデバ
ッグ等のために、例えば１命令ごとの命令実行停止を指
定して、プロブレムプログラムの実行を開始すると、処
理装置のレジスタの内容の変化等を監視しながら、プロ
ブレムプログラムを１命令づつ歩進させ、試験の目的を
実行することができる。
ッグ等のために、例えば１命令ごとの命令実行停止を指
定して、プロブレムプログラムの実行を開始すると、処
理装置のレジスタの内容の変化等を監視しながら、プロ
ブレムプログラムを１命令づつ歩進させ、試験の目的を
実行することができる。
第２図は、停止指定機構の一構成例を示すブロック図で
ある。サービスプロセッサ等の試験装置１から、処理装
置２へ１命令ごとに実行を停止することを指定する命令
停止指定線３、又はアクセスアドレスの一致で停止する
ことを指定するアドレス停止指定線４によって停止動作
を指定すると、停止指定ラッチ５がセットされる。
ある。サービスプロセッサ等の試験装置１から、処理装
置２へ１命令ごとに実行を停止することを指定する命令
停止指定線３、又はアクセスアドレスの一致で停止する
ことを指定するアドレス停止指定線４によって停止動作
を指定すると、停止指定ラッチ５がセットされる。
停止指定ラッチ５の出力と、実行制御部６から出力され
各命令ごとの実行終了を示す命令終了線７との信号がゲ
ート８で論理積がとられて、信号線９に出力される。
各命令ごとの実行終了を示す命令終了線７との信号がゲ
ート８で論理積がとられて、信号線９に出力される。
この信号線９のオン信号は、停止制御部１０を起動し、
停止制御部１０は、試験装置ｌから指定する、図示しな
い停止条件を識別して、命令停止指定の場合か、アドレ
ス停止指定でアドレスが一致した場合に、試験装置１か
ら命令歩進の信号を受は取るまで、実行制御部６の進行
を停止する。
停止制御部１０は、試験装置ｌから指定する、図示しな
い停止条件を識別して、命令停止指定の場合か、アドレ
ス停止指定でアドレスが一致した場合に、試験装置１か
ら命令歩進の信号を受は取るまで、実行制御部６の進行
を停止する。
このような機構によって、実行停止動作を制御する場合
には、前記のようにして、制御が被試験プロブレムプロ
グラムから管理プログラムへ移っても、１命令ごとの歩
進指定は有効なので、プロブレムプログラムに復帰した
後も試験を継続する場合には、管理プログラム中も１命
令づつ手動で歩進させることが必要になる。
には、前記のようにして、制御が被試験プロブレムプロ
グラムから管理プログラムへ移っても、１命令ごとの歩
進指定は有効なので、プロブレムプログラムに復帰した
後も試験を継続する場合には、管理プログラム中も１命
令づつ手動で歩進させることが必要になる。
あるいは、１命令ごとの歩進を避けるために、例えばプ
ロブレムプログラムの復帰先アドレスで停止させる指定
を設定した後、■命令ごとの停止指定を解除して、管理
プログラムを走行させ、管理プログラムが指定アドレス
で停止した後、再び１命令ごとの停止指定を設定し直さ
なければならず、何れにしても、操作が煩雑で、且つ時
間を要するという問題がある。
ロブレムプログラムの復帰先アドレスで停止させる指定
を設定した後、■命令ごとの停止指定を解除して、管理
プログラムを走行させ、管理プログラムが指定アドレス
で停止した後、再び１命令ごとの停止指定を設定し直さ
なければならず、何れにしても、操作が煩雑で、且つ時
間を要するという問題がある。
〔問題点を解決するための手段〕
第１図は、本発明の構成を示すブロック図である。
図において、■は試験装置、２０は処理装置であり、２
１はプログラム実行状態を表示する状態ビット、２２は
停止制御部１０を起動する信号を出力するゲートである
。
１はプログラム実行状態を表示する状態ビット、２２は
停止制御部１０を起動する信号を出力するゲートである
。
試験装置１からは、従来と同様にして停止指定ラッチ５
をセットする。
をセットする。
状態ビット２１は、例えばプログラム状態語の中の１ビ
ツトであって、プロブレム状態でオン、スーパバイザ状
態でオフとする。
ツトであって、プロブレム状態でオン、スーパバイザ状
態でオフとする。
ゲート２２は従来と同様の停止指定ラッチ５と命令終了
線７の信号の他に、状態ビット２１の信号を加えて論理
積をとり、信号線２３に出力する。
線７の信号の他に、状態ビット２１の信号を加えて論理
積をとり、信号線２３に出力する。
信号線２３のオン信号により、停止制御部１０が起動さ
れたときは、従来と同様に停止制御が実行される。
れたときは、従来と同様に停止制御が実行される。
以上の構成により、停止指定がされている場合にも、状
態ビット２１がオフ、即ちスーパバイザ状態では信号線
２３はオンにならないように抑止されるので、例えば１
命令ごとの歩進は、自動的にプロブレムプログラム中の
み有効となり、前記の問題は解消される。
態ビット２１がオフ、即ちスーパバイザ状態では信号線
２３はオンにならないように抑止されるので、例えば１
命令ごとの歩進は、自動的にプロブレムプログラム中の
み有効となり、前記の問題は解消される。
第１図において、試験装置１、命令停止指定線３及びア
ドレス停止指定線４、又処理装置２０内の実行制御部６
及び停止制御部１０等は従来と同様に動作する。
ドレス停止指定線４、又処理装置２０内の実行制御部６
及び停止制御部１０等は従来と同様に動作する。
状態ビット２１は、例えばプログラム状態語の中の１ビ
ツトであって、プロブレム状態でオン、スーパバイザ状
態でオフとし、公知のようにプログラム状態語は実行プ
ログラムの切換ごとに、そのプログラムに対応する新し
いプログラム状態語が処理装置２０にロードされるので
、状態ビット２１は実行するプログラムがプロブレム状
態かスーパバイザ状態かを表示している。
ツトであって、プロブレム状態でオン、スーパバイザ状
態でオフとし、公知のようにプログラム状態語は実行プ
ログラムの切換ごとに、そのプログラムに対応する新し
いプログラム状態語が処理装置２０にロードされるので
、状態ビット２１は実行するプログラムがプロブレム状
態かスーパバイザ状態かを表示している。
試験装置ｌから命令停止又はアドレス停止を指定すると
、従来と同様にして停止指定ラッチ５がセットされる。
、従来と同様にして停止指定ラッチ５がセットされる。
ゲート２２は従来と同様の停止指定ラッチ５と命令終了
線７の信号の他に、状態ビット２１の信号を加えて論理
積をとり信号線２３に出力する。
線７の信号の他に、状態ビット２１の信号を加えて論理
積をとり信号線２３に出力する。
信号線２３のオン信号により、停止制御部１０が起動さ
れたときは、従来と同様に停止制御が実行される。
れたときは、従来と同様に停止制御が実行される。
以上の構成により、停止指定がされている場合にも、状
態ビット２１がオフ、即ちスーパバイザ状態では信号線
２３はオンにならないように抑止される。
態ビット２１がオフ、即ちスーパバイザ状態では信号線
２３はオンにならないように抑止される。
なお、ラッチ３０を設けて、適当な方法でセントできる
ようにすれば、必要な場合には、ラッチ３０をオンにす
ることにより、従来と同様にプログラム実行状態に関わ
らず停止指定を有効にする使用モードを設けることがで
きる。
ようにすれば、必要な場合には、ラッチ３０をオンにす
ることにより、従来と同様にプログラム実行状態に関わ
らず停止指定を有効にする使用モードを設けることがで
きる。
以上の説明においては、プロブレム状態とスーパバイザ
状態により、停止指定を抑止する制御を行うことにした
が、例えば公知の仮想計算機を実行する場合に、仮想計
算機の状態と、仮想計算機を管理するハイパバイザプロ
グラムが実行する状態とを識別して表示することにより
、ハイパバイザプログラム中で停止指定を抑止するよう
にすることは、前記の説明から容易に実現できる。
状態により、停止指定を抑止する制御を行うことにした
が、例えば公知の仮想計算機を実行する場合に、仮想計
算機の状態と、仮想計算機を管理するハイパバイザプロ
グラムが実行する状態とを識別して表示することにより
、ハイパバイザプログラム中で停止指定を抑止するよう
にすることは、前記の説明から容易に実現できる。
以上の説明から明らかなように、本発明によれば、計算
機システムのプログラム実行状態等のための実行停止指
定が、例えばプロブレム状態で実行されるプログラムに
対してのみ有効となるように自動的に制御されるので、
操作を容易にして試験の効率を向上するという著しい工
業的効果がある。
機システムのプログラム実行状態等のための実行停止指
定が、例えばプロブレム状態で実行されるプログラムに
対してのみ有効となるように自動的に制御されるので、
操作を容易にして試験の効率を向上するという著しい工
業的効果がある。
第１図は本発明の実施例構成ブロック図、第２図は従来
の一構成例ブロック図である。 図において、 １は試験装置、 ２．２０は処理装置、３は命
令停止指定線、 ４はアドレス停止指定線、５は停止指
定ラッチ、 ６は実行制御部、７は命令終了線、
８．２２はゲート、９．２３は信号線、 １０は
停止制御部、２１は状態ビット、 ３０はラッチ
本発明の実施例ｔＩ？ｉＪ戊ブロック図第１図 従来の−十昔成１列フ゛ロック図 第２図
の一構成例ブロック図である。 図において、 １は試験装置、 ２．２０は処理装置、３は命
令停止指定線、 ４はアドレス停止指定線、５は停止指
定ラッチ、 ６は実行制御部、７は命令終了線、
８．２２はゲート、９．２３は信号線、 １０は
停止制御部、２１は状態ビット、 ３０はラッチ
本発明の実施例ｔＩ？ｉＪ戊ブロック図第１図 従来の−十昔成１列フ゛ロック図 第２図
Claims (1)
- 【特許請求の範囲】 複数の異なるプログラム実行状態を有する処理装置に、
試験のための停止指定を設定した場合において、 所定の該プログラム実行状態（２１）にある場合には、
該停止指定を無効化するように構成されていることを特
徴とする停止動作抑止制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159819A JPS6220039A (ja) | 1985-07-19 | 1985-07-19 | 停止動作抑止制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159819A JPS6220039A (ja) | 1985-07-19 | 1985-07-19 | 停止動作抑止制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220039A true JPS6220039A (ja) | 1987-01-28 |
Family
ID=15701940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159819A Pending JPS6220039A (ja) | 1985-07-19 | 1985-07-19 | 停止動作抑止制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293447A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | アドレス一致割り込み制御方式 |
| JPH05170492A (ja) * | 1991-12-25 | 1993-07-09 | Hino Jushi:Kk | 表面刻設凹部を有する装飾硝子構造物 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617447A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Instruction-mode selection system |
| JPS5622147A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Debug control system |
-
1985
- 1985-07-19 JP JP60159819A patent/JPS6220039A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617447A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Instruction-mode selection system |
| JPS5622147A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Debug control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293447A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | アドレス一致割り込み制御方式 |
| JPH05170492A (ja) * | 1991-12-25 | 1993-07-09 | Hino Jushi:Kk | 表面刻設凹部を有する装飾硝子構造物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043878A (en) | System with real-time checking of privilege levels and the system's state to allow access to internal resources of the system | |
| US7818808B1 (en) | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor | |
| JP2650675B2 (ja) | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム | |
| US5210832A (en) | Multiple domain emulation system with separate domain facilities which tests for emulated instruction exceptions before completion of operand fetch cycle | |
| KR910001447B1 (ko) | 가상계산기능 시스템용 주기억장치 억세스 제어시스템 | |
| US4785392A (en) | Addressing multiple storage spaces | |
| EP0145960B1 (en) | Selective guest system purge control | |
| US10467410B2 (en) | Apparatus and method for monitoring confidentiality and integrity of target system | |
| EP0588473B1 (en) | Method and apparatus for emulating the environment of a microprocessor | |
| JP2583525B2 (ja) | データ処理装置 | |
| JP3585510B2 (ja) | プログラム実行管理装置及びプログラム実行管理方法 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPS62114046A (ja) | アクセス制御方式 | |
| JPH09282196A (ja) | 複合論理プロセッサシステムのプログラム走行制御方式 | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JPH0438011B2 (ja) | ||
| JPS63191232A (ja) | エミュレーションへの高速エントリ | |
| JPS61213936A (ja) | 高級言語プログラムのステツプ実行方式 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH01293447A (ja) | アドレス一致割り込み制御方式 | |
| JPS62114045A (ja) | アドレスモ−ド制御方式 | |
| JPH0373041A (ja) | 情報処理装置 |