JPS62201059A - Phase control circuit of self-arc-extinguishing-type power converter - Google Patents

Phase control circuit of self-arc-extinguishing-type power converter

Info

Publication number
JPS62201059A
JPS62201059A JP4113886A JP4113886A JPS62201059A JP S62201059 A JPS62201059 A JP S62201059A JP 4113886 A JP4113886 A JP 4113886A JP 4113886 A JP4113886 A JP 4113886A JP S62201059 A JPS62201059 A JP S62201059A
Authority
JP
Japan
Prior art keywords
circuit
signal
self
extinguishing
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4113886A
Other languages
Japanese (ja)
Other versions
JPH0479230B2 (en
Inventor
Hidefumi Shirahama
秀文 白濱
Yoshimi Sakurai
桜井 芳美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4113886A priority Critical patent/JPS62201059A/en
Publication of JPS62201059A publication Critical patent/JPS62201059A/en
Publication of JPH0479230B2 publication Critical patent/JPH0479230B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自己消弧形電力変換装置の位相制御回路に係
り、特に変換装置を高速に位相制御するのに好適な自己
消弧形電力変換装置の位相制御回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a phase control circuit for a self-extinguishing power converter, and particularly to a self-extinguishing power converter suitable for high-speed phase control of a converter. The present invention relates to a phase control circuit for a converter.

〔従来の技術〕[Conventional technology]

GTO(ゲート・ターンオフ・サイリスタ)。 GTO (gate turn-off thyristor).

トランジスタ等の自己消弧形素子による電力変換装置は
、任意の時点で転流動作が行えるため、制御遅れ角を0
度から360度の範囲で変化させることができ、また、
制御遅れ角を急変させることも可能である。したがって
、電力系統の安定化装置等への適用が考えられている。
Power conversion devices using self-extinguishing elements such as transistors can perform commutation operation at any time, so the control delay angle can be reduced to 0.
It can be changed from 360 degrees to 360 degrees, and
It is also possible to suddenly change the control delay angle. Therefore, application to power system stabilization devices and the like is being considered.

このよような自己消弧形電力変換装置を動作させるには
、制御遅れ角を0度から360度の範囲で制御し、かつ
In order to operate such a self-extinguishing power converter, the control delay angle must be controlled within a range of 0 degrees to 360 degrees.

制御遅れ角を急変させることを可能にする自己消弧形電
力変換装置の位相制御回路が不可欠である。
A phase control circuit for a self-extinguishing power converter that enables sudden changes in the control delay angle is essential.

このため、電気学会、半導体電力変換研究会資料(SP
C−84−77)に論じられているように、サイリスタ
変換装置用の位相制御回路を基本回路とし、制御遅れ角
を0度から360度の範囲で変化できるように、機能を
拡張した回路が検討されている。
For this reason, the Institute of Electrical Engineers of Japan, Semiconductor Power Conversion Study Group Materials (SP
C-84-77), the basic circuit is a phase control circuit for a thyristor converter, and the circuit has expanded functions so that the control delay angle can be varied in the range of 0 degrees to 360 degrees. It is being considered.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、従来検討されている位相制御回路は、サイリス
タ変換装置用の回路を基本としているため、制御遅れ角
を急変させることはできない。
However, the phase control circuits that have been considered in the past are based on circuits for thyristor conversion devices, and therefore cannot suddenly change the control delay angle.

ところが、自己消弧形電力変換装置を系統安定化装置に
適用する場合、系統事故に遠路するため制御遅れ角の急
変は必須機能となる。
However, when a self-extinguishing power converter is applied to a power system stabilizing device, a sudden change in the control delay angle becomes an essential function in order to avoid a system fault.

本発明の目的は、制御遅れ角を0度から360度の範囲
で制御し、かつ、制御遅れ角を急変させることが可能な
自己消弧形電力変換装h1用の位相制御回路を提供する
ことにある。
An object of the present invention is to provide a phase control circuit for a self-extinguishing power converter h1 that can control a control delay angle in the range of 0 degrees to 360 degrees and can suddenly change the control delay angle. It is in.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、交流系統の電圧波形と同期し1位相角360
度を周期とする波形と、111力変換装置の動作位相を
指定する信号との大きさの差を求め、その差を任意の時
点で判断できるようにし、その値に応じて電力変換装置
内のON(または0FF)すべき素子を決めるようにし
たものである。
The present invention synchronizes with the voltage waveform of an AC system and has a phase angle of 360 degrees.
The difference in magnitude between the waveform with a period of 111 degrees and the signal that specifies the operating phase of the 111 force converter is determined, the difference can be determined at any time, and the power converter is adjusted according to the value. The element to be turned on (or turned off) is determined.

すなわち1本発明は、自己消弧形素子により構成される
自己消弧形電力変換装置の動作位相を指定する位相制御
信号に応じて前記各自己消弧形素子のゲートパルスを作
成する自己消弧形電力変換装置の位相制御回路において
、交流系統の電力波形と同期し5位相角360度を周期
とする同期信号を生成する手段と、この同期信号と前記
位相制御信号の大きさの差により制御位相角信号を求め
る手段と、前記制御位相角信号の信号に応じて点弧また
は消弧すべき前記自己消弧形素子に対するゲートパルス
を生成する手段と、を備えたことを特徴とするものであ
る。
That is, one aspect of the present invention is a self-arc-extinguishing device that creates a gate pulse for each of the self-arc-extinguishing elements in response to a phase control signal that specifies the operating phase of a self-arc-extinguishing power converter that is constituted by self-arc-extinguishing elements. In a phase control circuit of a type power conversion device, a means for generating a synchronization signal having a cycle of 5 phase angles of 360 degrees in synchronization with a power waveform of an AC system, and control based on a difference in magnitude between this synchronization signal and the phase control signal. The device is characterized by comprising means for determining a phase angle signal, and means for generating a gate pulse for the self-extinguishing element to be turned on or off in response to the control phase angle signal. be.

〔作用〕[Effect]

上記本発明の構成によれば、同期信号生成手段は、交流
系統の電圧に同期して位相角360°の周期の同期信号
を発生し、この360°周期の同期信号を基準として自
己消弧形電力変換装置に与えられる位相制御信号との差
信号が求められる。
According to the configuration of the present invention, the synchronization signal generating means generates a synchronization signal with a period of 360° phase angle in synchronization with the voltage of the AC system, and uses the synchronization signal with a period of 360° as a reference to generate a self-extinguishing signal. A difference signal from the phase control signal given to the power conversion device is determined.

その差信号は、制御すべき位相角信号としての内容をも
ち、その内容に応じたゲート信号が自己消弧形電力変換
装置の各素子に与えられるから1位相角をO°〜36o
@の範囲で制御するとともに、位相角を急変させること
ができる。
The difference signal has content as a phase angle signal to be controlled, and since a gate signal corresponding to the content is given to each element of the self-extinguishing power converter, one phase angle can be adjusted from 0° to 36°.
It is possible to control within the range of @ and also to change the phase angle suddenly.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図、第2図、第3図およ
び第4図により説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1, 2, 3, and 4.

第1図は1本発明を適用した位相制御回路5およびGT
O素子を用いた自己消弧形電力変換装置の応用機器にお
けるその位置づけを示している。
FIG. 1 shows a phase control circuit 5 and a GT to which the present invention is applied.
This figure shows the position of self-extinguishing power converters using O elements in applied equipment.

位JJ!L!L肌苅」− 位相制御回路5は、自己消弧形電力変換装置2をItl
I御装置4からの位相指令操作量Cに応じて位相制御す
る。自己消弧形電力変換装置2は、GTO索子Gu、G
v、G−、GX、GF−G2からなり、交流系統1と負
荷3の間の電力変換を行う。
Rank JJ! L! The phase control circuit 5 controls the self-arc-extinguishing power converter 2
The phase is controlled according to the phase command operation amount C from the I control device 4. The self-arc-extinguishing power converter 2 includes GTO cables Gu, G
It consists of V, G-, GX, and GF-G2, and performs power conversion between the AC system 1 and the load 3.

ここで、ゲート回路6は、位相制御回路5が発生するゲ
ート信号Qx、Qu、Qy、Qv、G2.Q−に応じゲ
ート信号がI(レベルのとき対応するGTO素子をON
させ、LレベルのときOFFさせるゲートパルスPx、
Pu、Py、Pv、Pz、P−を作成する6位相制御回
路5は、交流系統1の線間電圧を検出し、交dε信号F
として出力する交流電圧検出回路7(この例では、R相
とT相の線間電圧を検出している)、交流信号Fに同期
して鋸歯状波Wを作成する鋸歯状波作成回路8.銅歯状
波Wと制御装614からの操作量Cとの差を求め、差信
号Aとして出力する加算器回路9.信号Aの大きさを判
断し、判断結果を選択信号m 11 m l t m 
8 g・・・・・・、msとして出力する制御判断回路
10、および選択信号ml+ mQHm8+・・・・・
・、msに応じてONさせるべきGTO素子を指定する
グー843号Q、、Qu、Q、、Qv、Qzt Qwを
作成するゲー1へ信号作成回路11からなっている。
Here, the gate circuit 6 receives gate signals Qx, Qu, Qy, Qv, G2 . When the gate signal is I (level) according to Q-, the corresponding GTO element is turned on.
a gate pulse Px that is turned off when it is at L level;
The six-phase control circuit 5 that creates Pu, Py, Pv, Pz, and P- detects the line voltage of the AC system 1 and generates the AC dε signal F.
an AC voltage detection circuit 7 (in this example, it detects the line voltage of the R phase and T phase), which outputs an AC signal F, and a sawtooth wave generation circuit 8 that generates a sawtooth wave W in synchronization with the AC signal F. Adder circuit 9 that calculates the difference between the copper tooth wave W and the manipulated variable C from the control device 614 and outputs it as a difference signal A. Judge the magnitude of signal A and select the judgment result as signal m 11 m l t m
8 g..., control judgment circuit 10 outputting as ms, and selection signal ml+ mQHm8+...
It consists of a signal generation circuit 11 for generating signals Q, , Qu, Q, , Qv, Qzt and Qw for specifying the GTO element to be turned on according to the signal generation circuit 11 according to ms.

位相φ1 回路の動作 第2図、第3図および第4図は、位相制御回路5の動作
説明図であり、操作量Cが制御遅れ角180度を指定す
る値となっている場合の動作を示している。第2図は、
交流系統R,S 、 ’I’相の各電圧波形および交流
信号F、鋸歯状波W、操作欧C1差信号Aの関係を示し
ており、R,S、T相交流電圧波形が第2図(a)のよ
うになっているとすると、交流m%F(R−T)は、第
2図(b)のようになる、また、交流bt号Fの位相0
度の時点t1.t2に同期し、鋸歯状波Wの波形が第2
図(c)のように作成され、操作量Cの値(180度)
に応じて第2図(d)に示す信号A(W−C)の波形が
得られる。第2図において、各信号W、C,Aの大きさ
を制御遅れ角で表わしているが、実際には制御遅れ角に
対応するディジタル量である。以下、信号W、C,Aの
値については、この制御遅れ角での表現方法を用いる。
Phase φ1 Circuit Operation FIGS. 2, 3, and 4 are explanatory diagrams of the operation of the phase control circuit 5, and illustrate the operation when the manipulated variable C is a value that specifies a control delay angle of 180 degrees. It shows. Figure 2 shows
The relationship between the voltage waveforms of the AC system R, S and 'I' phases and the AC signal F, sawtooth wave W, and operation European C1 difference signal A is shown in Figure 2. If it is as shown in (a), the AC m%F (R-T) will be as shown in Figure 2 (b), and the phase of AC bt F is 0.
degree time point t1. Synchronized with t2, the waveform of the sawtooth wave W becomes the second waveform.
Created as shown in figure (c), the value of the manipulated variable C (180 degrees)
Accordingly, the waveform of the signal A (W-C) shown in FIG. 2(d) is obtained. In FIG. 2, the magnitude of each signal W, C, A is expressed by a control delay angle, but in reality, it is a digital amount corresponding to the control delay angle. Hereinafter, the values of the signals W, C, and A will be expressed using this control delay angle.

次に、第3図および第4図により1判断回路】0.ゲー
ト信号作成回路11の動作を説明する。
Next, according to FIGS. 3 and 4, 1 judgment circuit]0. The operation of the gate signal generation circuit 11 will be explained.

第3図は、差信号Aの大きさと、選択信号Tn 1 。FIG. 3 shows the magnitude of the difference signal A and the selection signal Tn1.

mQ、・・・・・・、meおよびゲート信号Q□Q I
T F・・・・・・。
mQ, ......, me and gate signal Q□Q I
TF...

Qz間の関係を示したものであり、この図に従うと、差
(i号Aの大きさを60’単位で判断し、その判断結果
に応じて選択信号m 1 v m L +・・・・・・
、msのうちの1つがHレベルとなる。さらに、Hレベ
ルとなった選択信号に対し、ゲート信号Q u 、 Q
 v 。
This figure shows the relationship between Qz, and according to this diagram, the magnitude of the difference (i number A is determined in units of 60', and the selection signal m 1 v m L +...・・・
, ms becomes H level. Furthermore, for the selection signal that has become H level, the gate signals Q u and Q
v.

・・・・・・+Qzが決まる1例えば、差信4)の大き
さが0°≦A < 60 ’の範囲にある場合、選択信
号mlがHレベルとなり、それに伴いゲート信号Q u
 。
...+Qz is determined 1 For example, when the magnitude of the difference signal 4) is in the range of 0°≦A <60', the selection signal ml becomes H level, and the gate signal Q u
.

Q、が■(レベルとなる。以上の規則により、第2図(
d)に示す差信号Aに対する選択信号ml。
Q, becomes ■(level. According to the above rules, Figure 2 (
Selection signal ml for difference signal A shown in d).

rrB、・・・・・・、 rrHおよびゲート信号Q□
QV、・・・・・・。
rrB,..., rrH and gate signal Q□
QV...

Q2の波形が第4図のように得られる。The waveform of Q2 is obtained as shown in FIG.

次に、第1図の鋸歯状波作成回路8.加算器回路9、判
断回路10およびゲート信号作成回路11について、具
体回路を示す。
Next, the sawtooth wave generating circuit 8 in FIG. Specific circuits of the adder circuit 9, determination circuit 10, and gate signal generation circuit 11 are shown.

鋸歯 j)5   n’(3 第5図は、tu歯状波作成回路8の具体例であり、クロ
ック発振信号kを発生する発振回路12、交流信号Fの
大きさにより、F2Oのときの出方信号rを1(レベル
とし、F〈0のときの信号rを14レベルとするコンパ
レータ13.クロック発振信号kをカウントし、信号r
の立上がりでリセットされるバイナリ−カウンタ回路1
4からなっている。この回路の動作波形を第7図に示す
。交流信号Fの波形が第7図(a)のようになっている
とすれば、コンパレータ13の出力信号rは、第7図(
b)のようになる、このとき、クロック発振信号kに対
し、バイナリ−カウンタ回路14の出力信号Wは、第7
図(cl)の鋸歯状波となる。また、鋸歯状波の高さは
1発振回路12の発振周波数を調節することで、制御遅
れ角360°に対応する値に合わせることができる。
Sawtooth j) 5 n' (3 Fig. 5 shows a specific example of the tu tooth wave generating circuit 8. The oscillation circuit 12 that generates the clock oscillation signal k and the magnitude of the AC signal F determine the output at F2O. A comparator 13 which sets the signal r to 1 (level) and sets the signal r when F<0 to 14 level. It counts the clock oscillation signal k and
Binary counter circuit 1 that is reset at the rising edge of
It consists of 4. FIG. 7 shows the operating waveforms of this circuit. If the waveform of the AC signal F is as shown in FIG. 7(a), the output signal r of the comparator 13 is as shown in FIG.
b) At this time, the output signal W of the binary counter circuit 14 is the seventh
This results in a sawtooth wave as shown in figure (cl). Further, the height of the sawtooth wave can be adjusted to a value corresponding to a control delay angle of 360° by adjusting the oscillation frequency of the single oscillation circuit 12.

亙1塁貝見且 第6図は、加算器回路9の具体例であり、操作量信号C
の各ビットCI+ Cat Ca、・・・・・・、cn
を反転し、τ11 Cl gτ8.・・・・・・、−コ
−0として出力するインバータ回路I Vie I V
z、 I V3.・+・+++ I Vn。
Figure 6 shows a specific example of the adder circuit 9, in which the manipulated variable signal C
Each bit CI+ Cat Ca, ......, cn
is inverted and τ11 Cl gτ8. ......, inverter circuit I Vie I V outputting as -co-0
z, I V3.・+・+++ I Vn.

およびI(レベルの信号Bをキャリービットとし、鋸歯
状波信号Wの各ビットWl、 W2.・・・・・・IW
nおよびCI 、 C2、Ca 、 ”’ ”’ + 
Cnを加算し、差信号Aの各ビットat、 al、 a
ll+ ”””p ’llnとして出力するフルアダー
回路15からなっている。ただし、48号W、C,Aに
関しては、W 1 + CI Halが最上位ビットで
ある。この回路により、A=W−〇を実現できる。
and I (level signal B is used as a carry bit, and each bit Wl, W2...IW of sawtooth wave signal W
n and CI, C2, Ca, ``'''' +
Cn and each bit of the difference signal A at, al, a
It consists of a full adder circuit 15 that outputs as ll+ """p 'lln. However, for No. 48 W, C, and A, W 1 + CI Hal is the most significant bit. With this circuit, A=W- I can achieve 〇.

第8図は、第2図(c)の信号W、Cに対する加算器回
路9の差67号Aを示したものであり、この波形におい
ては、下位ビットaet、 ag、・・・・・・。
FIG. 8 shows the difference No. 67 A of the adder circuit 9 with respect to the signals W and C in FIG. 2(c). In this waveform, the lower bits aet, ag, . . . .

anで第8図(b)に示す高さ60°の鋸歯状波を実現
し、上位4ビツトa I Ha 14 a 8.a 4
で第8図(c)の階段波形を実現している。すなわち。
A sawtooth wave with a height of 60° as shown in FIG. 8(b) is realized with an, and the upper 4 bits a I Ha 14 a 8. a4
This realizes the staircase waveform shown in FIG. 8(c). Namely.

第8図(a)の波形は、第8図(b)および(c)を合
成したものである。このようにすると、上位4ビットa
l、al、ajl、alからなるディジタル量は、1ビ
ツトが60’に対応しており、最上位ビットをサインビ
ットとすれば、各ビットの波形は、第8図(d)のよう
になる、したがって、差信号Aの上位4ビツトのビット
パターンにより、差信号Aの大きさの範囲を60’単位
で判断することができる。
The waveform in FIG. 8(a) is a composite of FIGS. 8(b) and (c). In this way, the upper 4 bits a
In the digital quantity consisting of l, al, ajl, and al, 1 bit corresponds to 60', and if the most significant bit is the sign bit, the waveform of each bit will be as shown in Figure 8 (d). , Therefore, based on the bit pattern of the upper 4 bits of the difference signal A, the range of the magnitude of the difference signal A can be determined in units of 60'.

判断回路10 第9図は、差信号Aの上位4ビツトを入力信号として、
第3図に示した規則を実現する判断回路10の具体回路
であり、インバータ回路TGJ。
The judgment circuit 10 in FIG. 9 uses the upper 4 bits of the difference signal A as an input signal.
This is a specific circuit of the judgment circuit 10 that implements the rules shown in FIG. 3, and is an inverter circuit TGJ.

TGz、IGa、IO2、アンド回路ANt、ANz。TGz, IGa, IO2, AND circuit ANt, ANz.

・・・・・・、ANzzおよびオア回路ORs + O
R21・・・・・・。
......, ANzz and OR circuit ORs + O
R21...

ORaからなっている。この回路においては、例えば差
信号Aの上位4ビットal、 a2. a21184が
全てLレベルの場合、インバータ回路IGI。
It consists of ORa. In this circuit, for example, the upper 4 bits al, a2 . When all a21184 are at L level, the inverter circuit IGI.

IGz、IGaの出力信号がHレベルとなり、アンド回
路A N 1の出力信号がHレベルとなる。したがって
、この場合オア回路ORIの出力信号である選択信号m
1がHレベルとなる。
The output signals of IGz and IGa become H level, and the output signal of AND circuit A N 1 becomes H level. Therefore, in this case, the selection signal m which is the output signal of the OR circuit ORI
1 is the H level.

ゲート   lII!+11 第10図は1選択信号mt、 ffl、・・・・・・、
msを入力信号とし、ゲート信号QutQT1.・・・
・・・、Qzを出力するゲート信号作成回路11の具体
例であり、オア回路OR? 、 ORa 、・・・・・
・、0Rszからなっている。この回路では1例えば選
択信号m1またはmzがHレベルのとき、ゲート信号Q
uがHレベルとなる。
Gate II! +11 Figure 10 shows 1 selection signals mt, ffl,...
ms as an input signal, and a gate signal QutQT1. ...
. . , is a specific example of the gate signal generation circuit 11 that outputs Qz, and is an OR circuit OR? , ORa,...
・,0Rsz. In this circuit, for example, when the selection signal m1 or mz is at H level, the gate signal Q
u becomes H level.

第11図、差信号Aの上位4ピツl”al、ax。FIG. 11: Upper 4 pits l"al, ax of difference signal A.

a 31 a 4の波形が第8図(d)のようになった
ときの第9図の判断回路10および第10図のゲート信
号作成回路11の動作を示したものであり。
This figure shows the operation of the determination circuit 10 in FIG. 9 and the gate signal generation circuit 11 in FIG. 10 when the waveform of a31a4 becomes as shown in FIG. 8(d).

選択信号ml、m!、・・・・・・、m8およびゲート
信号Q工+Qv+・・・・・・、 Q71が第3図の規
則に従っていることがわかる。
Selection signal ml, m! , . . . , m8 and gate signal Q + Qv + . . . , Q71 are found to follow the rules shown in FIG.

第12図は、操作量Cがステップ的に変化したり)合の
位相制御回路5の動作およびそれに応じて変化する自己
消弧形電力変換装[2の直流出力電圧edの波形を示し
たものである。この例では、操作量Cは、第12図(a
)の破線のように、時点taで30@から150°に、
また時点t4で150°から30’にステップ変化して
いる。これに対し、位相制御回路5は、第1図、第2図
FIG. 12 shows the operation of the phase control circuit 5 when the manipulated variable C changes stepwise) and the waveform of the DC output voltage ed of the self-extinguishing power converter [2] that changes accordingly. It is. In this example, the manipulated variable C is
), from 30@ to 150° at time ta,
Further, at time t4, there is a step change from 150° to 30'. On the other hand, the phase control circuit 5 is shown in FIGS. 1 and 2.

・・・・・・、第11図で説明した応動をし、差信号A
(=W−C)およびそれに対する選択信号m 1 。
・・・・・・The response explained in FIG. 11 is performed, and the difference signal A is
(=WC) and the selection signal m 1 for it.

mz、”””、m6の波形が第12図(b)、(c)の
ように得られる。第12図(c)をみると、操作敏信号
Cのステップ変化を瞬時に反映し、選択信号mt、 m
z、 ”’…、m6のパターンが変わっていることがわ
かる。したがって、自己消弧形電力変換装置2のゲート
パルスPu、Pv+・旧・・P2も瞬時に変化し、直流
出力電圧8−は、第12図(d)に示すようにステップ
的に応動する。
The waveforms of mz, """, and m6 are obtained as shown in Fig. 12 (b) and (c). Looking at Fig. 12 (c), the step change of the operation sensitivity signal C is instantly reflected, and the selection signal mt, m
It can be seen that the patterns of z, ``'..., m6 have changed. Therefore, the gate pulses Pu, Pv+, old, P2 of the self-extinguishing power converter 2 also change instantaneously, and the DC output voltage 8- , responds in steps as shown in FIG. 12(d).

したがって、本実施例では、制御遅れ角を0゜から36
0°の範囲で制御し9かつ、制御遅れ角を急変させるこ
とが可能である。
Therefore, in this embodiment, the control delay angle is varied from 0° to 36°.
It is possible to perform control within a range of 0° and to suddenly change the control delay angle.

追m匹 第13図および第14図は9本発明の他の実施例であり
、第1図における鋸歯状波発生回路8゜加算器回′、j
tII9および判断回路10を演算増幅器によるアナロ
グ回路で実現したものである。
FIGS. 13 and 14 show other embodiments of the present invention, in which the sawtooth wave generating circuit 8° adder circuit', j in FIG.
The tII9 and judgment circuit 10 are realized by analog circuits using operational amplifiers.

第13図は、アナログ回路による鋸歯状波発生口′JP
t16および加算器回路17の構成を示しており、鋸歯
状波発生回路16は、演算増幅器18、抵抗19.20
からなるコンパレータ1Ejl路、コンパレータ回路の
出力信号rを入力として、信号rの微分波形Sを作成す
る微分回路21、演算増幅器22、抵抗23,24、コ
ンデンサ25.コンデンサ25を放電させるためのトラ
ンジスタスイッチ26からなる積分回路、がらなってい
る・この回路においては、第7図と同様に、交流信号L
7に対しコンパレータ回路の出力(H号rが得られ、微
分回路21により、信号rの立上がり時点に同期したパ
ルス信号Sが作成される。また、アナログ48号丁の積
分波形W′を作成する積分回路、信号Sに応じてトラン
ジスタスイッチ26が動作する毎にリセットされる。し
たがって、信号工の大きさを;到節することで、第7図
(d)に対応する波形を作成することができる。
Figure 13 shows a sawtooth wave generation opening 'JP by an analog circuit.
t16 and the configuration of the adder circuit 17, the sawtooth wave generation circuit 16 includes an operational amplifier 18 and a resistor 19.20.
a comparator 1Ejl circuit consisting of a comparator 1Ejl circuit, a differentiator circuit 21 that receives the output signal r of the comparator circuit and creates a differential waveform S of the signal r, an operational amplifier 22, resistors 23, 24, a capacitor 25 . It consists of an integrating circuit consisting of a transistor switch 26 for discharging the capacitor 25. In this circuit, as in FIG.
7, the output of the comparator circuit (No. The integrating circuit is reset every time the transistor switch 26 is operated according to the signal S. Therefore, by adjusting the size of the signal, a waveform corresponding to FIG. 7(d) can be created. can.

加算器回路17は、演算増幅器27.抵抗28゜29.
30からなる符号反転回路、演算増幅器31、抵抗32
,33,34.35からなる加算回路および演算増幅回
路36.抵抗37,38゜39からなる符号反転回路で
構成されており、アナログ址の操作量C′に対し、演算
式A’ =W’−C′を実現し、信号A′を出力する。
The adder circuit 17 includes an operational amplifier 27. Resistance 28°29.
Sign inversion circuit consisting of 30, operational amplifier 31, resistor 32
, 33, 34.35 and an operational amplifier circuit 36. It is constituted by a sign inverting circuit consisting of resistors 37, 38.degree. 39, and realizes the arithmetic expression A'=W'-C' for the manipulated variable C' in an analog case, and outputs a signal A'.

第14図は、信号A′の大きさを判断し、第3図の規則
に従って選択信号ml、ITIF、・・・・・・+mg
を出力する判断回路40の回路図であり、演算増幅器4
1,42.・・・・・・、51、抵抗52,53゜・・
・・・・、73からなるコンパレータJll、インバー
タ回路I G Fll I Ge+・・・・・・、IG
II5、アンド回路ANLII、 AN141 ・・−
・+ ANziおよびオア回路OR?、0R11,・・
・・・・、0Rz2で構成されている。
In FIG. 14, the magnitude of the signal A' is determined and the selection signals ml, ITIF, . . . + mg are determined according to the rules in FIG.
4 is a circuit diagram of a judgment circuit 40 that outputs an operational amplifier 4.
1,42. ......, 51, resistance 52, 53°...
......, comparator Jll consisting of 73, inverter circuit I G Fll I Ge+..., IG
II5, AND circuit ANLII, AN141...-
・+ANzi and OR circuit OR? ,0R11,...
..., 0Rz2.

コンパレータ群の比較基準信号Ll、 L2.・・・・
・・。
Comparison reference signals Ll, L2 of the comparator group.・・・・・・
....

Lllの値は、それぞれ300°、240°、・・・・
・・。
The values of Lll are 300°, 240°, etc., respectively.
....

−300’であり、60°を単位として信号A′の大き
さを判断できるようになっている6例えば、信号A′の
値が06≦A’<60’の範囲にある場合、演算増幅器
41,42.・・・・・・、45の出力がLレベル、演
算増幅器46,47.・・・・・・、51の出力がHレ
ベルとなる。したがって、アンド回路AN17およびオ
ア回路OR7が動作し、選択信号mlがHレベルとなる
-300', so that the magnitude of the signal A' can be determined in units of 60 degrees.6For example, if the value of the signal A' is in the range of 06≦A'<60', the operational amplifier 41 ,42. . . . , the output of 45 is at L level, and the output of operational amplifiers 46, 47 . ..., the output of 51 becomes H level. Therefore, AND circuit AN17 and OR circuit OR7 operate, and selection signal ml becomes H level.

以上述べた他の実施例によっても、前述の実施例と同様
の効果が得られる。
The other embodiments described above can also provide the same effects as the above-mentioned embodiments.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、制御遅れ角をO″′から360゜の範
囲で制御し、かつ、制御遅れ角を急変させることが可能
な自己消弧形電力変換装置用の位相制御回路を実現でき
る。
According to the present invention, it is possible to realize a phase control circuit for a self-extinguishing power converter that can control the control delay angle within a range of 360 degrees from O'''' and can suddenly change the control delay angle.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の概要を示すブロック図、第2図は各部
動作波形を示すタイムチャート、第3図IJ各部信号の
対応関係を示す説明図、第4図は各部動作波形を示すタ
イムチャート、第5図は飽く歯状波作成回路の具体例を
示す回路図、第6図は加算器回路の具体例を示す回路図
、第7図は交流信号と鋸歯状波との対応関係を示すタイ
ムチャート。 第8図は鋸歯状波に対する差信号の対応関係を示すタイ
ムチャート、第9図は判断回路の具体例を示す回路図、
第10図はゲート信号作成回路の具体例を示す回路図、
第11図は差信号の変化に対する選択イ、1号およびゲ
ート信号の対応関係を示すタイムチャート、第12図は
操作量がステップ状に変化した場合の各部信号のタイム
チャート、第13図は他の実施例における鋸歯状波発生
回路および加算器回路の具体例を示す回路図、第14図
は判断回路の具体例を示す回路図である。 1・・・交流系統、2・・・自己消弧形電力変換装置、
3・・・負荷、4・・・制御装置、5・・・位相制御回
路、6・・・ゲート回路、7・・・変圧器、8・・・鋸
歯状波発生回路。 9・・加算器回路、10・・・判断回路、A・・・差信
号、B・・・補数演算信号、C・・・位相操作量信号、
W・・・鋸歯状波信号、tnt〜ms・・・選択信号、
Q8〜Q、・・・ゲート信号、P x ”’ P w・
・・ゲートパルス。
Fig. 1 is a block diagram showing an overview of the present invention, Fig. 2 is a time chart showing the operating waveforms of each part, Fig. 3 is an explanatory diagram showing the correspondence of signals of each IJ part, and Fig. 4 is a time chart showing the operating waveforms of each part. , Fig. 5 is a circuit diagram showing a specific example of a tooth-shaped wave creation circuit, Fig. 6 is a circuit diagram showing a specific example of an adder circuit, and Fig. 7 shows the correspondence between an alternating current signal and a sawtooth wave. Time chart. FIG. 8 is a time chart showing the correspondence of the difference signal to the sawtooth wave; FIG. 9 is a circuit diagram showing a specific example of the judgment circuit;
FIG. 10 is a circuit diagram showing a specific example of a gate signal generation circuit,
Fig. 11 is a time chart showing the correspondence of selection A, No. 1, and gate signals with respect to changes in the difference signal, Fig. 12 is a time chart of each part signal when the manipulated variable changes in a stepwise manner, and Fig. 13 is a time chart of other signals. FIG. 14 is a circuit diagram showing a specific example of the sawtooth wave generating circuit and the adder circuit in the embodiment, and FIG. 14 is a circuit diagram showing a specific example of the determination circuit. 1... AC system, 2... Self-extinguishing power converter,
3... Load, 4... Control device, 5... Phase control circuit, 6... Gate circuit, 7... Transformer, 8... Sawtooth wave generation circuit. 9... Adder circuit, 10... Judgment circuit, A... Difference signal, B... Complement calculation signal, C... Phase operation amount signal,
W... sawtooth wave signal, tnt~ms... selection signal,
Q8~Q,...Gate signal, P x "' P w・
...Gate pulse.

Claims (1)

【特許請求の範囲】 1、自己消弧形素子により構成される自己消弧形電力変
換装置の動作位相を指定する位相制御信号に応じて前記
各自己消弧形素子のゲートパルスを作成する自己消弧形
電力変換装置の位相制御回路において、 交流系統の電圧波形と同期し位相角360度を周期とす
る同期信号を生成する手段と、この同期信号と前記位相
制御信号の大きさの差により制御位相角信号を求める手
段と、前記制御位相角信号の信号に応じて点弧まは消弧
すべき前記自己消弧形素子に対するゲートパルスを生成
する手段と、を備えたことを特徴とする自己消弧形電力
変換装置の位相制御回路。
[Scope of Claims] 1. A self-extinguishing device that generates gate pulses for each of the self-extinguishing elements in response to a phase control signal that specifies the operating phase of a self-extinguishing power converter configured with self-extinguishing elements. In a phase control circuit of an arc-extinguishing power converter, means for generating a synchronization signal synchronized with a voltage waveform of an AC system and having a phase angle of 360 degrees as a period; The device is characterized by comprising means for determining a control phase angle signal, and means for generating a gate pulse for the self-extinguishing element to be turned on or off in response to the control phase angle signal. Phase control circuit for self-extinguishing power converter.
JP4113886A 1986-02-26 1986-02-26 Phase control circuit of self-arc-extinguishing-type power converter Granted JPS62201059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4113886A JPS62201059A (en) 1986-02-26 1986-02-26 Phase control circuit of self-arc-extinguishing-type power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4113886A JPS62201059A (en) 1986-02-26 1986-02-26 Phase control circuit of self-arc-extinguishing-type power converter

Publications (2)

Publication Number Publication Date
JPS62201059A true JPS62201059A (en) 1987-09-04
JPH0479230B2 JPH0479230B2 (en) 1992-12-15

Family

ID=12600070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4113886A Granted JPS62201059A (en) 1986-02-26 1986-02-26 Phase control circuit of self-arc-extinguishing-type power converter

Country Status (1)

Country Link
JP (1) JPS62201059A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842323A (en) * 1971-09-30 1973-06-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842323A (en) * 1971-09-30 1973-06-20

Also Published As

Publication number Publication date
JPH0479230B2 (en) 1992-12-15

Similar Documents

Publication Publication Date Title
US7239116B2 (en) Fine resolution pulse width modulation pulse generator for use in a multiphase pulse width modulated voltage regulator
US4223261A (en) Multi-phase synchronous machine system
JP2679411B2 (en) Parallel operation control device for AC output converter
US4364109A (en) Control device of inverters
US3718847A (en) Adjustable speed polyphase a-c motor drive utilizing an in-phase current signal for motor control
CA1305215C (en) Three-phase converter
JPH0783267B2 (en) Device for converting a binary signal into a DC signal proportional thereto
JPH0655032B2 (en) Current type converter protection device
JPS62201059A (en) Phase control circuit of self-arc-extinguishing-type power converter
JPS6311871B2 (en)
JP2943323B2 (en) Method for detecting output current of PWM inverter
CA1097737A (en) Digital pulse width inverter control systems
GB2125239A (en) A three phase supply synthesis arrangement
JP2561918B2 (en) PWM method for transformer multiple inverter
JP6868927B1 (en) 3-pulse PWM control method for three-phase inverter
JP2558631B2 (en) Voltage type multiple PWM inverter
SU1117656A2 (en) Element with adjustable conductance
JPS624950B2 (en)
JP2575633B2 (en) Multiplexed PWM inverter
SU1311032A1 (en) Device for converting pulse-time signal to digital code
SU1458951A1 (en) Method and apparatus for controlling a multiphase inverter
JPH03164086A (en) motor control device
SU1403078A1 (en) Function converter
SU1201852A1 (en) Element with controlled conductivity
SU894692A1 (en) Digital function generator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees