JPS6220306A - 半導体基板の不純物拡散層制御方法 - Google Patents

半導体基板の不純物拡散層制御方法

Info

Publication number
JPS6220306A
JPS6220306A JP15963785A JP15963785A JPS6220306A JP S6220306 A JPS6220306 A JP S6220306A JP 15963785 A JP15963785 A JP 15963785A JP 15963785 A JP15963785 A JP 15963785A JP S6220306 A JPS6220306 A JP S6220306A
Authority
JP
Japan
Prior art keywords
gas
semiconductor substrate
diffusion layer
electrodes
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15963785A
Other languages
English (en)
Other versions
JPH0311087B2 (ja
Inventor
Takeshi Murai
剛 村井
Toshinori Konaka
敏典 小中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M SETETSUKU KK
Original Assignee
M SETETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M SETETSUKU KK filed Critical M SETETSUKU KK
Priority to JP15963785A priority Critical patent/JPS6220306A/ja
Publication of JPS6220306A publication Critical patent/JPS6220306A/ja
Publication of JPH0311087B2 publication Critical patent/JPH0311087B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明1よ、低温下にて半導体基板へ、の不純物イオン
の打も込みや半導体基板に打ち込まれた不純物の活性化
を図ることのでhる゛ト導体基板の不純物拡散層制御J
j法に閃−(るもので、史に詳述゛◆れば真空゛Cγ器
(1)内i、rて′4i檎(2Ii)(2fi)間に半
導体基&(3)を配設し、クリプトンガス又はキセノン
ガスを単体又はドーピングガスと共に真空′#器(1)
内に充填17.200°C71,至500℃の温度にで
半導体基板(:()を加熱[,9つ電極(2林)(21
1)間l:でグロー放電を生起せしめ、半導体基板11
)−\の不純物イオンの打ち込みや゛i導体基板(3)
に打り込まれた不純物の押し込み、打ち込み又は活性化
を図る事を特徴と[る゛1−導体基板の4;続物拡散層
制御方法に係るものである。
一般に、イオン打ち込みやプラズマクラッキングプレデ
ボ7シ9ン後のイオン活性化又はプラズマクラ7キング
プレデボシシ贈ン時に蔓少打ち込よれる不純物を活性化
させたり、又は、その深さを制御するために電気炉によ
る900°C以−にのアニール処理が施されて米だ。処
が、一段と半導体素子の集積化が進み、集積密度が」二
がるにつれて、素子間のスペースが極度に狭くなり、横
方向の−r法制御も格段に厳しくなると同時に素子構造
の深さも一段と浅くなって米た。ところが、半導体素子
製造工程の熱処理は不純物の(1j分布に関係し、従来
のような900℃以上の高温熱処理方法ではその寸法制
御が41常に困難になって米だ事、高温熱処理方法では
゛ト導体基板(3゛)に熱的な欠陥を生じさせ、キャリ
アのツイツタイムを者しく低fさせるなどの欠点があり
、現在ではより低温下での熱処理によるイく鈍物の活性
化や深さの制御を行えるようになることが強く要語され
ているものである。
そこで、最近、プラズマを用いた半導体プロセスが注目
され始めているが、これは従来小II丁能とされでいた
様々な化学反応が低TM′Chシかも速やかに起こると
考えられているためである。さて、現在、プラズマを用
いた半導体プロセスには第1図のような装置が使用され
ており、アルゴンガス及びドーパントガス(例えば))
II3、+32+1a)の混合気体を使用してプラズマ
クラツキングブVデイボノシaンがイrなわれている。
このプラズマクラ・ンキングブレディボノションでは、
バイアス塩Jに、電流及び温度に応じて半導体基板It
’)の表11から数100オングストロームの拡散層が
生成されるが、アルゴンガスでは打ち込みエネルギーが
少なt)ため、不純物の拡散層の深さは、デバイス適応
としては戊すぎるという欠点があった。尚、この間、マ
イナス電極(2b’)の加熱に電熱ヒータ(7゛)を用
り1ていたが、電熱ヒータ(7゛)の構成物質が゛i導
体基板(3゛)の表面に付着して汚染rるというような
欠、αもあった。
本発明は係る従来例の欠点に鑑みてなされたもので、そ
の目的とするところは、不純物の拡散層の厚みを適宜制
御することが出来る半導体基板の不純物拡散層制御力法
を提供するにある。
以下、本発明を図ノ1り実施例に従って詳述する。
真空容器(1)内にてプラス電極(2a)とマイナス電
檎(2b)とが上下に配設されており、マイナス電極(
21」)の直下にて真空容器(1)に通光窓(5)が設
けられており、窓用〃ラス板(4)が嵌め込まれている
真空容器(1)の外部にて1lII光窓(5)を臨む位
1dにハロゲンランプ(6)が配設されており、マイナ
ス電極(2b)はこのハロゲンランプ(6)にて加熱さ
れる事になる。このマイナス電極(2b)lには半導体
基板(3)が載r!!されており、半導体基板(3)は
200℃乃至500℃程度低温域にて加熱される事にな
る。
真空容器(1)内はクセノンガス又はクリプトンガスと
ドーパントガス(例えば、1)11.又はI3□I1.
)の混合ガスを注入した状態で、プラス電極(2a)と
マイナス電極(2b)との間でブレークダウンする圧力
まで真空ポンプで減圧する。然る後、プラス電極(2a
)とマイナス電極(2b)との闇で放電し、これにより
、真空容器(1)内にiL人されたクセノンガスまたは
クリプトンガスとドーパントガスがプラズマによってク
ラッキングとイオン化が行なわれ、マイナス電極(2b
)と半導体基&(3)上にドーパント堆積層が形成され
る。又、その一部は両電極(2)に印加されるバイアス
電圧、電流及び温度に応じて半導体基板(3)の表+I
)iから千敗白オンゲスト【コームの拡散層が発生する
。尚、これに続いてドーバンlガスの代わりにクリプト
ンガス又はり+7ン〃スのみを真空容器(1)内に注入
し、グロー放電を行い、半導体基板(3)に打ち込まれ
た不純物イオンの活性化、押し込み又は打ち込みを行う
場合もあるが、この場合も200°C〜500℃程度の
低温にて行なわれるものである。これにより形成された
不純物層の深さは、同一放電条件下では従来のアルゴン
ガスを用いた場合が最も浅く、次いでクセノンガスの場
合となり、クセノンガスを用いた場合が最も深くなるも
のである。従って、不活性ガスの種類を適1r選定する
ことにより、不純物層の深さの制御を行)事が出来るも
のである。又、アルゴンガス、クリプトンガス若しくは
キセノンゲスの内の2種類以−1−二を組み合わせた混
合ガス、あるいはこの混合ガスをドーピングガスと共に
真空容器内に充填する場合には混合比率により単体ガス
の場合の申開の打ち込み深さが得られるものであり、イ
ζ活性ガスの混合比率を適宜選択孝”る事に」、す、よ
り細かな〜j法fil制御がti(能どなる。尚、マイ
ナス′4i撓(21i )が外部に露出するように真空
容器(+1に窓用ガラス板(4)が嵌め込まれた通光窓
(5)を設け、真空開1(1)の外部にて通光窓(5)
を臨む位置にハUデンランブ(6)配設しであるので、
半導体基板(:()の加熱に際し2、真空容器(1)内
に何等のiり染物貿が入り込むとHうような事がなく、
半導体基&(:i)の汚染が防II4されるという利点
がある。
本発明は叙−1−のように、真空容器内にて電極間に゛
I′l導体基板を配設し、クリプトンガス若しくはキセ
ノンガスの単体〃ス、又はアルゴンジス、クリプトンガ
ス若しくはキセ7ンガスの内の2種類以1−の混合〃ス
、又は前記の単体〃スあるいは混合〃スをドーピングガ
スと共に真空容器内に光有し、電極間にてグロー放電を
生起せしめ、半導体基板へのイζ鈍物イオンの打ら込み
や゛1′−導体基板に打ち込まれたイζ鈍物の押し込み
、打ち込み又は活性化を行うので、従来のアルゴンスガ
スを使う場合より深く不純物イオンを打も込む事やより
活性化を図る事が出水、史に、アルゴンジス、クリγト
ンガス若L < 1.tキセ7ンガスの内の2種類以1
−の混合ガス、あるいはこの混合〃スをドーピングガス
と共に真空容器内に充填計る場合に1i、これらの単体
〃スを使用する時の申開の接合深さを得る事が出来、よ
りきめ細がな・J”法制御を行うことが出来るものであ
る。しかも200℃乃至500°Cの低温域にて゛1′
−導体基数を加熱[るだけで良いのであるから、イ・縫
物拡散層の制御が非常に正確になり、集積度の向−1−
に寄り7すると同時に゛1九導体基板に熱的欠陥が発生
せず、キャリアのツイツタイムの向1−に貢献Vるもの
である。
・・・実施例・・・ 直径100■のN型半導体基板な使用し、加熱温度=2
50℃、[32IIs  Arベース−LOOOppm
、圧力=1.5’l’orr、印加電圧= D C50
0Vの電着下でグロー放電中に45分開放置し、然る後
、B21N、yスの代わりにArffスのみ、Xe1l
スのみ、Krffスのみで20分開放ロー放電したとこ
ろ、Y)型層の深さが〃スの種類によって相違した。
Ar・・・950−1000オンゲス1■−ムKr・・
・・1,100〜1,150オングストロームXe・・
・1,200〜1.270オングストローム
【図面の簡単な説明】
wJI図・・・従来例の概略縦断面図、第2−1・・・
本発明の概略IIR断1釦図。 (1)・・・真空容器 (2)・・・電極 (3)・・・半導体基板。 発明者 0井 剛 発明者 小中 敏典 特許出願人 エム・セテック株式会争1−日一 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)真空容器内にて電極間に半導体基板を配設し、ク
    リプトンガス若しくはキセノンガスの単体ガス、又はア
    ルゴンガス、クリプトンガス若しくはキセノンガスの内
    の2種類以上の混合ガス、又は前記の単体ガスあるいは
    混合ガスをドーピングガスと共に真空容器内に充填し、
    200℃乃至500℃の温度にて半導体基板を加熱しつ
    つ電極間にてグロー放電を生起せしめ、半導体基板への
    不純物イオンの打ち込みや半導体基板に打ち込まれた不
    純物の押し込み、打ち込み又は活性化を図る事を特徴と
    する半導体基板の不純物拡散層制御方法。
  2. (2)マイナス電極が外部に露出するように真空容器に
    窓用ガラス板が嵌め込まれた通光窓を設け、真空容器の
    外部にて通光窓を臨む位置にハロゲンランプ配設して成
    る事を特徴とする特許請求の範囲1項に記載の半導体基
    板の不純物拡散層制御方法。
JP15963785A 1985-07-18 1985-07-18 半導体基板の不純物拡散層制御方法 Granted JPS6220306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15963785A JPS6220306A (ja) 1985-07-18 1985-07-18 半導体基板の不純物拡散層制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15963785A JPS6220306A (ja) 1985-07-18 1985-07-18 半導体基板の不純物拡散層制御方法

Publications (2)

Publication Number Publication Date
JPS6220306A true JPS6220306A (ja) 1987-01-28
JPH0311087B2 JPH0311087B2 (ja) 1991-02-15

Family

ID=15698064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15963785A Granted JPS6220306A (ja) 1985-07-18 1985-07-18 半導体基板の不純物拡散層制御方法

Country Status (1)

Country Link
JP (1) JPS6220306A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221678A (ja) * 1987-03-10 1988-09-14 Sharp Corp 薄膜トランジスタの製造方法
JPS63239939A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体基体内への不純物導入方法及び装置
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH03214620A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
US7858537B2 (en) 2003-09-08 2010-12-28 Panasonic Corporation Plasma processing method and apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437258U (ja) * 1977-08-13 1979-03-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437258U (ja) * 1977-08-13 1979-03-10

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221678A (ja) * 1987-03-10 1988-09-14 Sharp Corp 薄膜トランジスタの製造方法
JPS63239939A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体基体内への不純物導入方法及び装置
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH03214620A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
US7858537B2 (en) 2003-09-08 2010-12-28 Panasonic Corporation Plasma processing method and apparatus
US8288259B2 (en) 2003-09-08 2012-10-16 Panasonic Corporation Plasma processing method and apparatus
US8404573B2 (en) 2003-09-08 2013-03-26 Panasonic Corporation Plasma processing method and apparatus

Also Published As

Publication number Publication date
JPH0311087B2 (ja) 1991-02-15

Similar Documents

Publication Publication Date Title
CN1154165C (zh) 晶体管及其制造方法
KR100549236B1 (ko) 전계방사형 전자원 및 그의 제조방법
US7135423B2 (en) Methods for forming low resistivity, ultrashallow junctions with low damage
CN107591319B (zh) 半导体装置的制造方法
KR101632544B1 (ko) 기판 처리 방법
TW200913019A (en) Plasma doping apparatus and plasma doping method
CN110010448A (zh) 热处理方法
TWI277168B (en) Methods for forming thin film layers by simultaneous doping and sintering
IT9021494A1 (it) Processo di diffusione del platino
EP0090535B1 (en) Electroluminescent panels and method of manufacture
JP2000114198A (ja) 表面処理方法および装置
US7094637B2 (en) Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates
JP2004055821A (ja) 熱処理装置
CN1275295C (zh) 表面氮化方法
US6878415B2 (en) Methods for chemical formation of thin film layers using short-time thermal processes
JPH0311087B2 (ja)
JPH11168221A (ja) トランジスタの製造方法
JPH02278720A (ja) プラズマドーピング装置
JPS6232653A (ja) 薄膜トランジスタの製造方法
JP4135309B2 (ja) 電界放射型電子源の製造方法
JP3508651B2 (ja) 電界放射型電子源およびその製造方法
JPH06104280A (ja) 薄膜トランジスタ及びその製造方法
JPH09251964A (ja) 半導体装置の作製方法
JP3687520B2 (ja) 電界放射型電子源およびその製造方法
JPH10176269A (ja) マイクロバブル組織材料の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term