JPS62204615A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS62204615A JPS62204615A JP61046133A JP4613386A JPS62204615A JP S62204615 A JPS62204615 A JP S62204615A JP 61046133 A JP61046133 A JP 61046133A JP 4613386 A JP4613386 A JP 4613386A JP S62204615 A JPS62204615 A JP S62204615A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- controlled oscillator
- transistor
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電圧制御発振器の周諷数クランプ回路に係り
、特にゲインの高い電圧制御発振器に好適な周波数クラ
ンプ回路に関する。
、特にゲインの高い電圧制御発振器に好適な周波数クラ
ンプ回路に関する。
従来の電圧制御発振器と、これを使ったPLLは、特開
昭59−115623号公報に記載のように位相比較器
、フィルタ、電圧制御発振器、振幅制限器から構成され
ている。ここで振幅制限器は、ツェナーダイオードある
いはダイオードであり、フィルタの電位をある範囲にク
ランプする。仁のとき、電圧制御発振器の発振側#電圧
がクランプされたことになるので、発振周波数も制#電
圧に従った範囲にクランプされる。
昭59−115623号公報に記載のように位相比較器
、フィルタ、電圧制御発振器、振幅制限器から構成され
ている。ここで振幅制限器は、ツェナーダイオードある
いはダイオードであり、フィルタの電位をある範囲にク
ランプする。仁のとき、電圧制御発振器の発振側#電圧
がクランプされたことになるので、発振周波数も制#電
圧に従った範囲にクランプされる。
上記従来技術は、電圧制御発振器の発振側#電圧が十分
広く変化する場合に有効であるが、発掘制御電圧があま
り変化しない場合、有効なりランプ効果を発揮しないと
いう問題があっ九。
広く変化する場合に有効であるが、発掘制御電圧があま
り変化しない場合、有効なりランプ効果を発揮しないと
いう問題があっ九。
すなわち、従来技術では、フィルタの電位をツエナーダ
イオードなどで制限していたが、その制限電圧範囲には
物理的な’+1ilJ約があり、あまりζこ倣小な電圧
範囲、例えば0.1v等の値に制限−写せることはでき
ない。一方、応答性の高いt)L Lでは高利得の′電
圧制御発振器を使うが、この場合、発振。
イオードなどで制限していたが、その制限電圧範囲には
物理的な’+1ilJ約があり、あまりζこ倣小な電圧
範囲、例えば0.1v等の値に制限−写せることはでき
ない。一方、応答性の高いt)L Lでは高利得の′電
圧制御発振器を使うが、この場合、発振。
制御14圧のわずかな5動によっても、発振周波数は大
きく変りする。したがって、高利得の電圧制御発振器の
屹娠周波数範囲をクランプしようとした場合従来技術で
は所望のクランプ範囲に抑えることが内端であった。
きく変りする。したがって、高利得の電圧制御発振器の
屹娠周波数範囲をクランプしようとした場合従来技術で
は所望のクランプ範囲に抑えることが内端であった。
不発明の目的は、従来の問題点を解決し、高利得の電圧
制御発振器においても、所望のクランプ範囲に抑えるこ
とのできる電圧制御発振器を提供することである。
制御発振器においても、所望のクランプ範囲に抑えるこ
とのできる電圧制御発振器を提供することである。
本発明においては、上記目的を達成するために、1:圧
制御発振器中の電圧電流変換部分と電流制御発振部分と
の間に電流付加回路部分を設け、かつ電圧電流変換部分
は、一定の範囲を越えた入力端子に対して出力が飽和す
る特性を付与し念。
制御発振器中の電圧電流変換部分と電流制御発振部分と
の間に電流付加回路部分を設け、かつ電圧電流変換部分
は、一定の範囲を越えた入力端子に対して出力が飽和す
る特性を付与し念。
電圧電流変換部分では発振制御電圧を一流に変換するが
、このとき変換後の゛ぼ流振幅をある範囲に制限する。
、このとき変換後の゛ぼ流振幅をある範囲に制限する。
この変換電流に′電流付加回路部分で一定の電流を付加
すること(こより、次段の電流制御発振部分の入力電流
を所定の範囲に制限する。
すること(こより、次段の電流制御発振部分の入力電流
を所定の範囲に制限する。
その結果、電圧制御発振器全体としては、その発振周波
数を任意の範囲に制限することができる。
数を任意の範囲に制限することができる。
以下、本発明の一実施例を第11凶、第2図、第3図に
より説明する。
より説明する。
電圧制御発振器1は、電圧電流変換部2.電流付加部3
.及び″成流制御発檄部4からなり、制御電圧10に従
い発振出力11の周波数が変わる。この電圧制御発振器
1は、通常PLL内で使われる。
.及び″成流制御発檄部4からなり、制御電圧10に従
い発振出力11の周波数が変わる。この電圧制御発振器
1は、通常PLL内で使われる。
P[、Lは、位相比較器5.チャージポンプ6、低域フ
ィルタ7及び電圧制御発振器1からなり、入力信号12
と電圧制御発振器1の発掘出力11との位相差を位相比
較器5で比較し、その比較結果からチャージポンプ6は
低域フィルタ7にチャージ′1流を供給する○低域フィ
ルタ7の電位10は電圧制御発振器1の入力となる。
ィルタ7及び電圧制御発振器1からなり、入力信号12
と電圧制御発振器1の発掘出力11との位相差を位相比
較器5で比較し、その比較結果からチャージポンプ6は
低域フィルタ7にチャージ′1流を供給する○低域フィ
ルタ7の電位10は電圧制御発振器1の入力となる。
電圧制御発振器1のさらに詳細な内部構成を第3図に示
す。電圧電流変換部2はトランジスタ21゜トランジス
タ22.抵抗25.抵抗24.抵抗25.及び電圧源2
6からなる。トランジスタ21とトランジスタ22で差
動増幅器を構成している。“電流付加部3はトランジス
タ50.トランジスタ51. g抗52. 及び抵抗5
5からなる。
す。電圧電流変換部2はトランジスタ21゜トランジス
タ22.抵抗25.抵抗24.抵抗25.及び電圧源2
6からなる。トランジスタ21とトランジスタ22で差
動増幅器を構成している。“電流付加部3はトランジス
タ50.トランジスタ51. g抗52. 及び抵抗5
5からなる。
電圧制御発振器1は全体としては、制御電圧10を入力
として発振出力11を出す。このうち、電圧II流変換
部2は、制御電圧10と電圧源26とを入力とする差動
増幅器として動作する。その入力電圧10と変換電流1
4との関係を第2図(a)に示す。入力端子がvL以下
のとき変換′1流は0であり、入力電圧がVH以上のと
き変換電流はipである。入力電圧範囲がvLと■Hの
間は、入力’tlt圧にほぼ比例し念変換′峨流を得る
。この直圧電流変換特注は、一般的な差動増幅器のもの
である。
として発振出力11を出す。このうち、電圧II流変換
部2は、制御電圧10と電圧源26とを入力とする差動
増幅器として動作する。その入力電圧10と変換電流1
4との関係を第2図(a)に示す。入力端子がvL以下
のとき変換′1流は0であり、入力電圧がVH以上のと
き変換電流はipである。入力電圧範囲がvLと■Hの
間は、入力’tlt圧にほぼ比例し念変換′峨流を得る
。この直圧電流変換特注は、一般的な差動増幅器のもの
である。
電圧1流変換部2の変換′一流14が一流付加部5の入
力となる。この電流付加部3では、電流14に一定電流
ioを付加して出力する。この電流13を電流制御発振
部4の入力とする。電流付加部3では、電流14が流れ
る抵抗32における電圧降下分とトランジスタ50のベ
ース・エミッタ間の電圧降下分の和に等しい電圧が抵抗
33に印加される。したがって、抵抗33並びにトラン
ジスタ51に流れる電流は次の(1)式で示すことがで
きる。
力となる。この電流付加部3では、電流14に一定電流
ioを付加して出力する。この電流13を電流制御発振
部4の入力とする。電流付加部3では、電流14が流れ
る抵抗32における電圧降下分とトランジスタ50のベ
ース・エミッタ間の電圧降下分の和に等しい電圧が抵抗
33に印加される。したがって、抵抗33並びにトラン
ジスタ51に流れる電流は次の(1)式で示すことがで
きる。
ここで
Isaは抵抗63とトランジスタ31に流れる電流。
VERはトランジスタ30のベース・エミッタ間の電圧
降下。
降下。
114は抵抗32とトランジスタ30に流れる電流。
Rsz s Rszは抵抗32.抵抗35の抵抗値。
(1)式から、電流15は電流14に比例する項と、は
ぼ一定値を持つ項の2項から生成されていることがわか
る。(1)式で、R33とR32を適当に選択すること
により、定数項と変数項の比を所望の値とすることかで
きることもわかる。
ぼ一定値を持つ項の2項から生成されていることがわか
る。(1)式で、R33とR32を適当に選択すること
により、定数項と変数項の比を所望の値とすることかで
きることもわかる。
電流付加部3からの電流13によって電流制御発振部4
は発振するが、その特性を第2図(b)に示す。
は発振するが、その特性を第2図(b)に示す。
すなわち、入力電流lこほぼ比例して発振周波数が変化
する。この特性は一般的な電流制御発振器のものである
。
する。この特性は一般的な電流制御発振器のものである
。
電圧電流変換部2.電流付加部3.及び電流制御発振部
4を合わせると電圧制御発振器1として動作する。その
特性を第2図(e)に示す。この特性は、電圧電流変換
部2.電流付加部3.及び電流制御発振部4の特性を重
ね合わせたものである。
4を合わせると電圧制御発振器1として動作する。その
特性を第2図(e)に示す。この特性は、電圧電流変換
部2.電流付加部3.及び電流制御発振部4の特性を重
ね合わせたものである。
入力電圧がvLより小のとき、下限周波数fLで発振し
、入力電圧がvHより大のとき、上限周波数fHで発振
する。入力電圧範囲がvLとvHの間は、入力電圧にほ
ぼ比例して発振周波数が変化する。電圧電流変換部2に
用いた差動増幅回路は、感度の高いものである。0.1
〜0.5v程度の低い電圧差で十分動作するので、電圧
制御発振器としての入力電圧Vt。
、入力電圧がvHより大のとき、上限周波数fHで発振
する。入力電圧範囲がvLとvHの間は、入力電圧にほ
ぼ比例して発振周波数が変化する。電圧電流変換部2に
用いた差動増幅回路は、感度の高いものである。0.1
〜0.5v程度の低い電圧差で十分動作するので、電圧
制御発振器としての入力電圧Vt。
とvHの差を十分率さな値に抑えることができる。
また、電流付加部6の抵抗比を変えることにより周波数
変化部分と周波数固定部分の比を所望の値に調整できる
。このように、本発明の電圧制御発振器は、高利得でか
つ周波数クランプ範囲を所望の値に設定できるものであ
る。
変化部分と周波数固定部分の比を所望の値に調整できる
。このように、本発明の電圧制御発振器は、高利得でか
つ周波数クランプ範囲を所望の値に設定できるものであ
る。
第4図は本発明の他の実施例である。′電圧電流変換部
2はトランジスタ41.トランジスタ42.抵抗43.
抵抗44.抵抗45.及び電圧源46からなり、トラン
ジスタ41とトランジスタ42で差動増幅器を構成して
いる。電流付加部3はトランジスタ50゜トランジスタ
51.抵抗52.及び抵抗53からなる。
2はトランジスタ41.トランジスタ42.抵抗43.
抵抗44.抵抗45.及び電圧源46からなり、トラン
ジスタ41とトランジスタ42で差動増幅器を構成して
いる。電流付加部3はトランジスタ50゜トランジスタ
51.抵抗52.及び抵抗53からなる。
電圧電流変換部2と電流付加部3の動作は、第3図の例
も第4図の例も基本的には同一であり、その違いは、N
PN)ランジスタのかわりにPNPトランジスタを、P
NPトランジスタのかわりにNPN)ランジスタを用い
ている点にある。その為、電流付加部3の出力電流が、
電流吸い込み形となるので、そのままでは電流制御発振
部4とつながらない。そこで、電流ミラー回路60を用
いて、掃き出し電流に変換している。
も第4図の例も基本的には同一であり、その違いは、N
PN)ランジスタのかわりにPNPトランジスタを、P
NPトランジスタのかわりにNPN)ランジスタを用い
ている点にある。その為、電流付加部3の出力電流が、
電流吸い込み形となるので、そのままでは電流制御発振
部4とつながらない。そこで、電流ミラー回路60を用
いて、掃き出し電流に変換している。
本発明によれば、高利得の電圧制御発振器においても、
所望の範囲に周波数をクランプすることのできる電圧制
御発振器を提供することができる。
所望の範囲に周波数をクランプすることのできる電圧制
御発振器を提供することができる。
第1図は本発明の一実施例の全体構成図、第2図は本発
明の動作特性を示す図、第3図は本発明の一実施例の構
成図、第4図は本発明の他の実施例の構成図である。 2・・・電圧電流変換部 3・・・電流付加部4・・・
電流制御発振部 50.31・・・トランジスタ32.
35・・・抵抗 、/4f++ 乗2 図 第 37 L + −−−−J 第 4 図
明の動作特性を示す図、第3図は本発明の一実施例の構
成図、第4図は本発明の他の実施例の構成図である。 2・・・電圧電流変換部 3・・・電流付加部4・・・
電流制御発振部 50.31・・・トランジスタ32.
35・・・抵抗 、/4f++ 乗2 図 第 37 L + −−−−J 第 4 図
Claims (1)
- 【特許請求の範囲】 1、電圧電流変換部と電流制御発振部を有する電圧制御
発振器において、前記電圧電流変換部と前記電流制御発
振部の間に電流付加部を設け、かつ前記電圧電流変換部
は、一定の範囲を越えた入力電圧に対して出力が飽和す
るものであることを特徴とする電圧制御発振器。 2、前記電流付加部は、前記電圧電流変換部からの変換
電流を通す第1のトランジスタと第1の抵抗、及び付加
電流を通す第2のトランジスタと第2の抵抗を有し、該
第1のトランジスタのベース・エミッタ間の電圧降下分
と該第1の抵抗の電圧降下分の和が該第2の抵抗の電圧
降下分とほぼ等しくなるように接続したことを特徴とす
る特許請求の範囲第1項記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046133A JPS62204615A (ja) | 1986-03-05 | 1986-03-05 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046133A JPS62204615A (ja) | 1986-03-05 | 1986-03-05 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204615A true JPS62204615A (ja) | 1987-09-09 |
Family
ID=12738480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61046133A Pending JPS62204615A (ja) | 1986-03-05 | 1986-03-05 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992007425A1 (fr) * | 1990-10-23 | 1992-04-30 | Seiko Epson Corporation | Circuit oscillant commande en tension et boucle a verrouillage de phase |
-
1986
- 1986-03-05 JP JP61046133A patent/JPS62204615A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992007425A1 (fr) * | 1990-10-23 | 1992-04-30 | Seiko Epson Corporation | Circuit oscillant commande en tension et boucle a verrouillage de phase |
| US5302919A (en) * | 1990-10-23 | 1994-04-12 | Seiko Epson Corporation | VCO having voltage-to-current converter and PLL using same |
| US5359298A (en) * | 1990-10-23 | 1994-10-25 | Seiko Epson Corporation | VCO having voltage-to-current converter and PLL using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3857047A (en) | Detector employing a current mirror | |
| US3612912A (en) | Schmitt trigger circuit with self-regulated arm voltage | |
| JPS62204615A (ja) | 電圧制御発振器 | |
| GB2202700A (en) | A phase-locked loop fm detection system | |
| JPS631454Y2 (ja) | ||
| JPS60113521A (ja) | タイミング回路 | |
| JP3118870B2 (ja) | 誤差増幅回路 | |
| JP3282401B2 (ja) | 直線検波回路 | |
| JPH0373191B2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| JPS63311815A (ja) | 波形整形回路 | |
| JPH0198308A (ja) | 電圧制御増幅器 | |
| JPS58108814A (ja) | ピ−ククリツプ回路 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPS6338889B2 (ja) | ||
| EP0915559A1 (en) | Non linear multiplier for switching mode controller | |
| JP3202436B2 (ja) | ホールド回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPH04130685A (ja) | 半導体レーザ駆動回路 | |
| JPS62150921A (ja) | 電圧制御発振器 | |
| JPS6054509A (ja) | 非直線回路 | |
| JPS639164A (ja) | Apdの増倍率制限回路 | |
| JPS6148283B2 (ja) | ||
| JPS643365B2 (ja) | ||
| JPS60219805A (ja) | スライス回路の定電圧源回路 |