JPS6220585B2 - - Google Patents

Info

Publication number
JPS6220585B2
JPS6220585B2 JP57087620A JP8762082A JPS6220585B2 JP S6220585 B2 JPS6220585 B2 JP S6220585B2 JP 57087620 A JP57087620 A JP 57087620A JP 8762082 A JP8762082 A JP 8762082A JP S6220585 B2 JPS6220585 B2 JP S6220585B2
Authority
JP
Japan
Prior art keywords
data
bus
bus line
self
receiver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57087620A
Other languages
English (en)
Other versions
JPS58203533A (ja
Inventor
Makoto Minagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP57087620A priority Critical patent/JPS58203533A/ja
Publication of JPS58203533A publication Critical patent/JPS58203533A/ja
Publication of JPS6220585B2 publication Critical patent/JPS6220585B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は、マルチマイクロプロセサによる機能
分散構成のデータ処理装置に関し、特にマイクロ
プロセサ間のバス結合の正常異常を自己診断処理
する装置に関する。
機能分散型データ処理装置において、各マイク
ロプロセサはローカルメモリを備えて夫々が独立
に処理動作し、他のマイクロプロセサとのデータ
授受やメモリアクセスにはシリアルバスラインに
よる疎なる結合方式が採用されることが多い。こ
うした各マイクロプロセサの独立性確保は、他の
異常プロセサの影響を最小限にして正常プロセサ
がその機能動作を継続可能にする。しかし、シリ
アルバス方式にあつては、バスドライバ素子の短
絡モード故障でバスラインが短絡されて各マイク
ロプロセサ間の信号授受が全部不可能になる問題
があつた。
本発明は、各マイクロプロセサに自己のバス結
合部の正常、異常の自己診断機能を持たせること
により、故障したバスドライバ素子をバスライン
から切離して他の健全なマイクロプロセサ間のバ
ス結合を確保できるようにした自己診断処理装置
を提供することを目的とする。
第1図は本発明の一実施例を示す。マイクロプ
ロセサ1,2,3,…はバスライン10によつて
疎なる結合が施される。バス結合部はマイクロプ
ロセサ1に代表して示すように、リレー11の常
閉接点11Aをバス切離部としてバスライン10
とバスドライバ/レシーバ回路12との間に具備
する。
バスドライバ/レシーバ回路12はシリアルポ
ート13に結合され、マイクロプロセサ内部バス
14の並列データとバスライン10の直列データ
との直並列データ変換処理をする。
自己診断処理部15は一定周期又は処理空き時
間を利用して自己のバス結合部の故障診断と処理
を施す。自己診断処理部15はバス結合部の故障
と診断するときに、I/Oポート16を通してリ
レー11を動作させることによりバス結合部をバ
スライン10から切離すと共に、故障表示器17
による故障表示を行なう。
自己診断処理部15による故障診断処理は第2
図に処理フローを示すようにエコーチエツクによ
る。第2図において、一定周期に自己診断を開始
し、まずシリアルポート13から特定フオーマツ
トの点検データをバスライン10側に送信する
(ステツプS1)。このとき、リレー11は復帰状
態にあつてその接点を閉じ、シリアルポート13
からの点検データがバスドライバ/レシーバ回路
12のドライバを通してバスライン10に送り出
される。この点検データに対しては他のマイクロ
プロセサ2,3は割込みとしては受付けない。そ
して、自己診断に入つたマイクロプロセサ1は自
己の点検データをバスドライバ/レシーバ回路1
2のレシーバで受信してシリアルポート13を経
て自己診断処理部15に取込む。この点検データ
の受信(ステツプS2)があるとき、送信データ
Txとそのエコーとしての受信データRxの一致を
判定し(ステツプS3)一致するときには他のマ
イクロプロセサのバス結合部、自己のバスライン
10及びリレー接点11Aも含めてバス結合部が
正常であると判断し、自己診断を終了する。
また、自己診断処理部15は送信データTxの
送信から受信データRxの割込みが一定時間内に
発生しないとき、受信データRxのタイムアウト
として検出し(ステツプS4)、自己のバス結合
部又は他のマイクロプロセサバス結合部のバスラ
インのいずれが短絡モードの不良発生かを判断す
る処理に入る。これには、まずI/Oポート16
からリレー11の動作命令を発生(ステツプS
5)して接点11Aを切離しておき、再度点検デ
ータTx送信を施す(ステツプS6)。
この送信データTxに対してバスドライバ/レ
シーバ回路12のレシーバから受信データRxの
割込みがあるとき(ステツプS7)、この両デー
タRxとTxの一致判定(ステツプS8)をし、一
致するときには他のマイクロプロセサ2,3又は
バスライン10の異常と判定し(ステツプS
9)、他のマイクロプロセサ2,3が夫々持つ自
己診断処理による当該故障箇所の切離し処理を待
つて(ステツプS10)、自己診断処理を終了す
る。
ステツプS6における点検データの送信に対し
て、エコーとしての受信データRxの割込みがな
いとき、自己のバス結合部異常と判定し(ステツ
プS11)、リレー11を動作状態にしたまま表
示器17に異常表示させる(ステツプS12)。
また、ステツプS3又はS8において、送信デ
ータTxと受信データRxの一致判定に不一致が発
生するとき、点検データのN回の送り(ステツプ
S13)と一致判定(ステツプS14)を行な
い、N回のエコーチエツクのうちに一致が得られ
るときにはデータ送受信に雑音など他の原因によ
るデータ破壊があつたとして点検終了するし、N
回の判定に一致が得られないときにはバス結合部
も含めた自己内部異常として表示器17による異
常表示を施す(ステツプS15)。
異常発生によるバスライン10との切離しと表
示後にはオペレータ等の人員により異常箇所の解
消とマニアルスタートによりリレー11の復帰等
を施して通常処理に戻る。
なお、実施例において、バスドライバ/レシー
バ回路12を二重化する場合には、リレー11に
よつて故障回路をバスラインから切離すと共に残
りの健全な回路を接続してバスライン10との結
合を確保することもできる。
また、各種マイクロプロセサを含むデータ処理
装置間を結合する分散処理システムにおいて、デ
ータ処理装置間の結合に本発明を適用して同等の
作用効果を得ることができる。
以上のとおり、本発明によれば、シリアルバス
ラインとの結合不通状態を自己診断して故障部分
を切離しと表示するため、バスラインで結合する
健全なマイクロプロセサ又はデータ処理装置間の
結合を確保できるし、故障表示の装置の保守、点
検を容易にする。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2
図は第1図における自己診断処理部のフローチヤ
ートである。 1,2,3…マイクロプロセサ、10…バスラ
イン、11…リレー、12…バスドライバ/レシ
ーバ回路、13…シリアルポート、15…自己診
断処理部、16…I/Oポート、17…故障表示
器。

Claims (1)

  1. 【特許請求の範囲】 1 送受信データを直並列変換するシリアルポー
    トをドライブ出力信号を受信入力信号として取込
    みできるバスドライバ/レシーバ回路を介してバ
    スラインに結合するマイクロプロセツサを該バス
    ラインに複数結合した機能分散構成のデータ処理
    装置において、上記バスドライバ/レシーバ回路
    とバスラインとの間の結合を切離しできる切離部
    を設け、上記バスドライバ/レシーバ回路を通し
    て点検データをバスライン側に送信しこの送信デ
    ータに対して受信データがありかつ両データが一
    致するときにバス結合の正常と診断し、受信デー
    タが得られないとき上記切離部を動作させてバス
    ラインとバスドライバ/レシーバ回路を切離し、
    再度点検データを送信して該点検データに対する
    受信データが得られないときに自己のバスライン
    結合が異常と診断及び処理し、再度の点検データ
    送信に対する受信データが一致するときに他のマ
    イクロプロセツサ異常と診断し、再度の点検デー
    タ送信に対する受信データが不一致のときに上記
    切離部の動作処理で該バスラインから自己マイク
    ロプロセツサを切離す自己診断処理を設けたこと
    をを特徴とするデータ処理装置。 2 特許請求の範囲第1項において、自己診断処
    理部は点検データの送信に対する受信データの不
    一致が複数回発生したときにバスラインとの結合
    が異常と診断及び処理することを特徴とするデー
    タ処理装置。
JP57087620A 1982-05-24 1982-05-24 デ−タ処理装置 Granted JPS58203533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57087620A JPS58203533A (ja) 1982-05-24 1982-05-24 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57087620A JPS58203533A (ja) 1982-05-24 1982-05-24 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS58203533A JPS58203533A (ja) 1983-11-28
JPS6220585B2 true JPS6220585B2 (ja) 1987-05-07

Family

ID=13920011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57087620A Granted JPS58203533A (ja) 1982-05-24 1982-05-24 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS58203533A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188602A (ja) * 1985-02-16 1986-08-22 Omron Tateisi Electronics Co 入出力バスの監視回路
JPH0690645B2 (ja) * 1986-10-01 1994-11-14 三菱電機株式会社 シ−ケンスコントロ−ラ用の出力ユニツト
US7069477B2 (en) 2002-10-30 2006-06-27 International Business Machines Corporation Methods and arrangements to enhance a bus
JP5515896B2 (ja) 2010-03-16 2014-06-11 富士通株式会社 入出力接続装置、情報処理装置及び入出力デバイス検査方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729167A (en) * 1980-07-30 1982-02-17 Nissan Motor Co Ltd Multicomputer system

Also Published As

Publication number Publication date
JPS58203533A (ja) 1983-11-28

Similar Documents

Publication Publication Date Title
JPS6220585B2 (ja)
JP2538876B2 (ja) 共通バス構造を持つデ−タ処理装置
JP2827713B2 (ja) 二重化装置
JPS5844523A (ja) インタ−フエイスアダプタ装置
JPS62271150A (ja) 共通バス構造におけるエラ−処理方式
JP3392938B2 (ja) 2重系装置
JP3082455B2 (ja) 媒体接続装置
JPH0993308A (ja) 注文管理システムにおける通信回線の故障診断システム
JP2771385B2 (ja) データ伝送装置
JPS62539B2 (ja)
JPS63142741A (ja) 二重制御システム
JPS61260342A (ja) バスエクステンダ
JPS61146044A (ja) デ−タ通信制御装置の診断方式
JPH069033B2 (ja) マルチcpuシステムの異常診断方法
JPH04340630A (ja) マルチプロセッサシステム
JPH0436857A (ja) マルチプロセッサシステムにおけるバス診断方式
JPS63231656A (ja) 共通バスシステム
JPS60126A (ja) 障害監視方式
JPS6324745A (ja) 信号伝送路診断方法
JPS58163098A (ja) 分散形自動試験装置
JPH0370418B2 (ja)
JPH04172249A (ja) 臨床検査装置
JPS61187444A (ja) 集線装置の診断方法
JPH10260719A (ja) プロセス制御装置
JPS6248146A (ja) デ−タ処理装置