JPH069033B2 - マルチcpuシステムの異常診断方法 - Google Patents
マルチcpuシステムの異常診断方法Info
- Publication number
- JPH069033B2 JPH069033B2 JP60213920A JP21392085A JPH069033B2 JP H069033 B2 JPH069033 B2 JP H069033B2 JP 60213920 A JP60213920 A JP 60213920A JP 21392085 A JP21392085 A JP 21392085A JP H069033 B2 JPH069033 B2 JP H069033B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- cpu
- transmission
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000005856 abnormality Effects 0.000 title claims description 7
- 238000003745 diagnosis Methods 0.000 title description 3
- 238000004092 self-diagnosis Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 description 32
- 238000001514 detection method Methods 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明は、複数のCPUノードをバスで結合したマル
チCPUシステムに関し、特に、各ノード間のバスによ
るデータ送受信機能の異常診断方法に関する。
チCPUシステムに関し、特に、各ノード間のバスによ
るデータ送受信機能の異常診断方法に関する。
B.発明の概要 この発明は、送信ノードが送信と同時にバス上のデータ
をモニタして送信データと受信データを比較し、両デー
タが不一致のときはそのデータ送信を再度行ない、再送
時にもデータ不一致が検出されたときは当該ノードをバ
スから切り離して自己診断処理を実行し、自己診断の結
果が不良でない場合には当該ノードをバスに再接続する
方法とすることにより、バス上の一過性のノイズ,バス
上のバースト性のノイズ,ノードやバスの故障といった
故障の原因に応じて適切で対処できるようにした。
をモニタして送信データと受信データを比較し、両デー
タが不一致のときはそのデータ送信を再度行ない、再送
時にもデータ不一致が検出されたときは当該ノードをバ
スから切り離して自己診断処理を実行し、自己診断の結
果が不良でない場合には当該ノードをバスに再接続する
方法とすることにより、バス上の一過性のノイズ,バス
上のバースト性のノイズ,ノードやバスの故障といった
故障の原因に応じて適切で対処できるようにした。
C.従来の技術 例えば調歩同期式シリアルバスなどに複数のCPUノー
ドを接続したマルチCPUシステムにおいては、バスに
よるデータ伝送時に受信ノードではパリティチェックや
フレーミングチェックを行なっており、このチェックで
エラーが検出されたときバス故障として対処し、受信ノ
ードはバスの運用を停止し、システムダウンとなる。
ドを接続したマルチCPUシステムにおいては、バスに
よるデータ伝送時に受信ノードではパリティチェックや
フレーミングチェックを行なっており、このチェックで
エラーが検出されたときバス故障として対処し、受信ノ
ードはバスの運用を停止し、システムダウンとなる。
D.発明が解決しようとする問題点 上述した従来のシステムでは、一過性のノイズがバスに
生じただけでも、そのノイズが伝送タイミングと一致す
ると、受信ノードではバス故障として認識され、バスの
運用停止となる。多数のノードが一斉にバスの信号を受
信していいるときに上記の状態が生じると、各受信ノー
ドがすべてバスの運用を停止するため、一過性のノイズ
でシステム全体がダウンしてしまう。
生じただけでも、そのノイズが伝送タイミングと一致す
ると、受信ノードではバス故障として認識され、バスの
運用停止となる。多数のノードが一斉にバスの信号を受
信していいるときに上記の状態が生じると、各受信ノー
ドがすべてバスの運用を停止するため、一過性のノイズ
でシステム全体がダウンしてしまう。
この発明は上述した従来の問題点に鑑みなされたもの
で、その目的は、一過性のノイズ,バースト性のノイ
ズ,ノードやバスの故障といった原因別に適切に対処で
きるようにしたマルチCPUシステムの故障診断方法を
提供することにある。
で、その目的は、一過性のノイズ,バースト性のノイ
ズ,ノードやバスの故障といった原因別に適切に対処で
きるようにしたマルチCPUシステムの故障診断方法を
提供することにある。
E.問題点を解決するための手段 そこでこの発明では、送信ノードは送信と同時にバス信
号をモニタして送信データと受信データを比較し、両デ
ータが不一致のときはそのデータ送信を再度行ない、再
送時にもデータ不一致が検出されたときは当該ノードを
バスから切り離して自己診断処理を実行し、自己診断の
結果が不良でない場合は当該ノードをバスに再接続する
異常診断方法とした。
号をモニタして送信データと受信データを比較し、両デ
ータが不一致のときはそのデータ送信を再度行ない、再
送時にもデータ不一致が検出されたときは当該ノードを
バスから切り離して自己診断処理を実行し、自己診断の
結果が不良でない場合は当該ノードをバスに再接続する
異常診断方法とした。
F.作用 この発明の異常診断方法によれば、バスに一過性ノイズ
が発生し、それによって送信データと受信データが不一
致になった場合、データ再送時にはノイズの影響がな
く、正常に伝送できる。ある程度長いバースト性のノイ
ズがバスに発生したとき、データ再送時にも送受信デー
タの不一致が検出される。この場合、上記自己診断処理
が実行され、送信ノード自体には異常はないので診断結
果は正常となり、バスに再接続される。自己診断の結果
が不良のときにのみ当該ノードはバスの運用を停止す
る。
が発生し、それによって送信データと受信データが不一
致になった場合、データ再送時にはノイズの影響がな
く、正常に伝送できる。ある程度長いバースト性のノイ
ズがバスに発生したとき、データ再送時にも送受信デー
タの不一致が検出される。この場合、上記自己診断処理
が実行され、送信ノード自体には異常はないので診断結
果は正常となり、バスに再接続される。自己診断の結果
が不良のときにのみ当該ノードはバスの運用を停止す
る。
G.実施例 第1図は本発明の方法を実施する1つのCPUノードの
機能ブロック図である。
機能ブロック図である。
1は複数の同様な構成のCPUノードを相互接続するシ
リアルバス、2は伝送制御用CPU、3はホストCP
U、RYはバス1と受信監視回路4および送信制御回路
5とを接続するリレー、6は当該CPUノードに対して
バス1の使用権が与えられたか否かを判定する優先判定
回路、7は伝送制御用CPU2とホストCPU3を結ぶ
リレー回路、8はCPU2からCPU3へ受信データR
X受け渡すレジスタ、9はCPU3からCPU2へ送信
データTXを受け渡すレジスタである。
リアルバス、2は伝送制御用CPU、3はホストCP
U、RYはバス1と受信監視回路4および送信制御回路
5とを接続するリレー、6は当該CPUノードに対して
バス1の使用権が与えられたか否かを判定する優先判定
回路、7は伝送制御用CPU2とホストCPU3を結ぶ
リレー回路、8はCPU2からCPU3へ受信データR
X受け渡すレジスタ、9はCPU3からCPU2へ送信
データTXを受け渡すレジスタである。
伝送制御用CPU2は、UART(universal asynchron
ous receiver and transmitter)21と、受信機能部2
2と、不一致検出機能部23と、送信機能部24とを含
んでいる。
ous receiver and transmitter)21と、受信機能部2
2と、不一致検出機能部23と、送信機能部24とを含
んでいる。
ホスCPU3は、アプリケーション機能部31と、受信
機能部32と、送信機能部33と、割込制御部34と、
自己診断機能部35とを含くんでいる。
機能部32と、送信機能部33と、割込制御部34と、
自己診断機能部35とを含くんでいる。
データ受信時においては、バス1上の信号はリレーRY
を介して受信監視回路4に入力され、その直列出力SD
IがUART21で処理されて受信データRXとなる。
受信機能部22は受信データRXのパリティなどをチェ
ックし、そのデータRXをホストCPU3の受信機能部
32に受け渡す。パリティエラーが検出されれば、その
旨の信号RXERRを割込制御部34に伝える。
を介して受信監視回路4に入力され、その直列出力SD
IがUART21で処理されて受信データRXとなる。
受信機能部22は受信データRXのパリティなどをチェ
ックし、そのデータRXをホストCPU3の受信機能部
32に受け渡す。パリティエラーが検出されれば、その
旨の信号RXERRを割込制御部34に伝える。
データ送信時においては、送信データTXはまずホスト
CPU3の送信機能部33から生じ、CPU2の送信機
能部24,UART21を介して直列信号SDOとな
り、送信制御回路5からリレーRXを経てバス1に出力
される。このとき同時に、バス1上の信号(自ら送り出
した信号)を受信監視回路4でモニタし、UART2
1,受信機能部22に伝える。不一致検出回路23は、
送信データTXと比較する。正常であればデータTXと
RXとは一致する。
CPU3の送信機能部33から生じ、CPU2の送信機
能部24,UART21を介して直列信号SDOとな
り、送信制御回路5からリレーRXを経てバス1に出力
される。このとき同時に、バス1上の信号(自ら送り出
した信号)を受信監視回路4でモニタし、UART2
1,受信機能部22に伝える。不一致検出回路23は、
送信データTXと比較する。正常であればデータTXと
RXとは一致する。
第2図(A)のタイミングチャートに示すように、データ
TXの送信中にバス1に一過性のノイズが生じると、不
一致検出回路23にてデータTXとRXとの不一致が検
出される。この場合、不一致検出回路23から送信機能
部24にリトライ指令が発せられ、同じデータTXを再
送信する。第2図(A)のような一過性ノイズが原因であ
れば、再送信時にはデータTXとRXは一致する。
TXの送信中にバス1に一過性のノイズが生じると、不
一致検出回路23にてデータTXとRXとの不一致が検
出される。この場合、不一致検出回路23から送信機能
部24にリトライ指令が発せられ、同じデータTXを再
送信する。第2図(A)のような一過性ノイズが原因であ
れば、再送信時にはデータTXとRXは一致する。
第2図(B)は比較的長い時間続くバースト性ノイズがバ
ースト1に発生した場合の動作を示している。この場
合、上述の再送信時にもデータTXとRXとが不一致と
なる。このとき不一致検出機能部23はリトライ不一致
信号TXERRを割込制御部34に与える。
ースト1に発生した場合の動作を示している。この場
合、上述の再送信時にもデータTXとRXとが不一致と
なる。このとき不一致検出機能部23はリトライ不一致
信号TXERRを割込制御部34に与える。
これを受けてホストCPU3では自己診断機能部35が
働く。まずリレーRYをオフにして当該ノードをバース
ト1から切り離す。その状態に自己診断機能部35から
自己診断用の送信データTXを発生し、これを送信機能
部33に伝える。送信機能部33およびCPU2は上記
と同じ動作によって、送信データTXを送信制御回路5
から直列出力させる。この出力はバースト1には出ず、
直接的に同じノード内の受信監視回路4に入力される。
先に説明した送信時と同様に、CPU2の不一致検出機
能部23でこのときの送信データTXと受信データRX
を比較し、その比較結果および受信データRXをホスト
CPU3に伝える。
働く。まずリレーRYをオフにして当該ノードをバース
ト1から切り離す。その状態に自己診断機能部35から
自己診断用の送信データTXを発生し、これを送信機能
部33に伝える。送信機能部33およびCPU2は上記
と同じ動作によって、送信データTXを送信制御回路5
から直列出力させる。この出力はバースト1には出ず、
直接的に同じノード内の受信監視回路4に入力される。
先に説明した送信時と同様に、CPU2の不一致検出機
能部23でこのときの送信データTXと受信データRX
を比較し、その比較結果および受信データRXをホスト
CPU3に伝える。
不一致検出機能部23の比較で再データが一致した場合
でも、自己診断機能部35はCPU2が側から受け取っ
た受信データRXをチェックし、自らが発生したデータ
TXと同じかどうかをチェックする。
でも、自己診断機能部35はCPU2が側から受け取っ
た受信データRXをチェックし、自らが発生したデータ
TXと同じかどうかをチェックする。
上述の自己診断で正常と判断されれば、当該ノードの内
部機能は正常で、異常の原因はバースト側のノイズにあ
ったものとして処理し、リレーRYをオンしてバス1に
再接続する。この動作を第2図(B)に示している。
部機能は正常で、異常の原因はバースト側のノイズにあ
ったものとして処理し、リレーRYをオンしてバス1に
再接続する。この動作を第2図(B)に示している。
第2図(C)は自己診断で異常と判定された場合の動作を
示している。この場合は自ノード内に異常があるものと
認識し、リレーRYをオフしたままとする。
示している。この場合は自ノード内に異常があるものと
認識し、リレーRYをオフしたままとする。
H.発明の効果 以上詳細に説明したように、この発明に係るマルチCP
Uシステムの以上診断方法によれば、データ伝送がある
ものと正しく行われなかった場合、その原因が一過性ノ
イズなのかバースト性ノイズなのか、さらには送信ノー
ド内の異常なのかによってそれぞれ適切に対処でき、不
必要にシステムダウンを起こすことがなくなり、システ
ムの稼働率および信頼性が向上する。
Uシステムの以上診断方法によれば、データ伝送がある
ものと正しく行われなかった場合、その原因が一過性ノ
イズなのかバースト性ノイズなのか、さらには送信ノー
ド内の異常なのかによってそれぞれ適切に対処でき、不
必要にシステムダウンを起こすことがなくなり、システ
ムの稼働率および信頼性が向上する。
第1図は本発明の方法を実施する1つのCPUノードの
機能ブロック図、第2図は本発明の動作を示すタイミン
グチャートである。 1……シリアルバス、2……伝送制御用CPU、3……
ホストCPU。
機能ブロック図、第2図は本発明の動作を示すタイミン
グチャートである。 1……シリアルバス、2……伝送制御用CPU、3……
ホストCPU。
Claims (1)
- 【請求項1】複数のCPUノードをバスで結合したマル
チCPUシステムにおいて、バスにデータを送信した送
信ノードは送信と同時にバス上のデータをモニタして送
信データと受信データを比較し、両データが不一致のと
きはそのデータ送信を再度行ない、再送時にもデータ不
一致が検出されたときは当該ノードをバスから切り離し
て自己診断処理を実行し、自己診断の結果が不良でない
場合は当該ノードをバスに再接続することを特徴とする
マルチCPUシステムの異常診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60213920A JPH069033B2 (ja) | 1985-09-27 | 1985-09-27 | マルチcpuシステムの異常診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60213920A JPH069033B2 (ja) | 1985-09-27 | 1985-09-27 | マルチcpuシステムの異常診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6274133A JPS6274133A (ja) | 1987-04-04 |
| JPH069033B2 true JPH069033B2 (ja) | 1994-02-02 |
Family
ID=16647228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60213920A Expired - Lifetime JPH069033B2 (ja) | 1985-09-27 | 1985-09-27 | マルチcpuシステムの異常診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069033B2 (ja) |
-
1985
- 1985-09-27 JP JP60213920A patent/JPH069033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6274133A (ja) | 1987-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166939B2 (ja) | 能動的故障検出 | |
| JPH0560701B2 (ja) | ||
| JPH01284035A (ja) | データ伝送装置 | |
| JPH069033B2 (ja) | マルチcpuシステムの異常診断方法 | |
| JPS5833330A (ja) | ケ−ブル伝送路のチエツク方式 | |
| JP2007013980A (ja) | 冗長3ワイヤ通信システムおよび方法 | |
| JP2827713B2 (ja) | 二重化装置 | |
| JP2929975B2 (ja) | バスインタフェース回路の障害診断方法 | |
| JPH0523003Y2 (ja) | ||
| JPS6220585B2 (ja) | ||
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JP3552149B2 (ja) | 通信制御装置及び通信制御方法 | |
| JPS62109441A (ja) | デ−タ伝送方式 | |
| JP2980550B2 (ja) | 通信装置 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JP2825464B2 (ja) | 通信装置 | |
| JPH079465Y2 (ja) | Lan用インターフェース | |
| JPH05158843A (ja) | 通信インタフェースの障害切り分け方式 | |
| JPS6124345A (ja) | 信号出力ゲ−ト制御方式 | |
| JP2619292B2 (ja) | 情報送受装置内バス障害復旧方法 | |
| JPH0630010A (ja) | 多重通信装置 | |
| JPH05284166A (ja) | 情報伝送装置 | |
| JPS62208152A (ja) | 冗長化並列伝送装置 | |
| JPH02305037A (ja) | データ伝送システムの異常検出方式 | |
| JPS6058749A (ja) | 通信回線エラ−の端末装置による検出方式 |