JPS6220702B2 - - Google Patents
Info
- Publication number
- JPS6220702B2 JPS6220702B2 JP60086362A JP8636285A JPS6220702B2 JP S6220702 B2 JPS6220702 B2 JP S6220702B2 JP 60086362 A JP60086362 A JP 60086362A JP 8636285 A JP8636285 A JP 8636285A JP S6220702 B2 JPS6220702 B2 JP S6220702B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- wiring board
- lid portion
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置及びその実装回路装置に
関するものである。
関するものである。
従来、高密度実装回路基板の新しいアプローチ
として、リードレスパツケージ（チツプキヤリ
ア）がある。このパツケージはリードがないた
め、小形化が可能になり、外部接続端子ピツチも
1.25mm、1.0mmと小さく、従来のデユアルインラ
インパツケージの２〜４倍の実装密度の向上が計
れる。しかしリードがないためパツケージの外部
接続端子と配線基板の接続端子を対向させ直接半
田付等の方法で実装しなければならず、配線基板
とパツケージの熱膨張係数が異ると、それらの膨
張収縮差が直接半田に応力として加わり、半田の
クリープ現象により、破壊するため、前記両者の
熱膨張係数を近似させる必要がある。
として、リードレスパツケージ（チツプキヤリ
ア）がある。このパツケージはリードがないた
め、小形化が可能になり、外部接続端子ピツチも
1.25mm、1.0mmと小さく、従来のデユアルインラ
インパツケージの２〜４倍の実装密度の向上が計
れる。しかしリードがないためパツケージの外部
接続端子と配線基板の接続端子を対向させ直接半
田付等の方法で実装しなければならず、配線基板
とパツケージの熱膨張係数が異ると、それらの膨
張収縮差が直接半田に応力として加わり、半田の
クリープ現象により、破壊するため、前記両者の
熱膨張係数を近似させる必要がある。
一方大消費電力を有する高密度回路装置は配線
基板がヒートシンクとなり得ず個々の半導体装置
に取付けられた放熱フインにより熱を逃してい
る。この時の半導体装置のパツケージング構造は
チツプ取付け面側を放熱フイン側にし、チツプア
クテイブ面を配線基板側にしたパツケージを使用
し、リードの成形により、配線基板に取付けるよ
うにしている。この点に関し、チツプキヤリアは
チツプのアクテイブ面のキヤツプが突出している
ことから、配線基板にキヤツプ側をダイレクトに
接続できない。従つて、一般的方法であるパツケ
ージのチツプ取付面側を配線基板面にして接続
し、配線基板より放熱させる努力をしている。一
例としてチツプキヤリア、配線基板の相互接続面
上で電気接続端子以外に放熱用に対向したメタラ
イゼーシヨンを行い、前記接続端子と同様に半田
等により同じに接続する方法が取られている。然
しこの方法はチツプキヤリアベースと配線基板を
介しての放熱であり、放熱効果的に制限のある構
造となる。
基板がヒートシンクとなり得ず個々の半導体装置
に取付けられた放熱フインにより熱を逃してい
る。この時の半導体装置のパツケージング構造は
チツプ取付け面側を放熱フイン側にし、チツプア
クテイブ面を配線基板側にしたパツケージを使用
し、リードの成形により、配線基板に取付けるよ
うにしている。この点に関し、チツプキヤリアは
チツプのアクテイブ面のキヤツプが突出している
ことから、配線基板にキヤツプ側をダイレクトに
接続できない。従つて、一般的方法であるパツケ
ージのチツプ取付面側を配線基板面にして接続
し、配線基板より放熱させる努力をしている。一
例としてチツプキヤリア、配線基板の相互接続面
上で電気接続端子以外に放熱用に対向したメタラ
イゼーシヨンを行い、前記接続端子と同様に半田
等により同じに接続する方法が取られている。然
しこの方法はチツプキヤリアベースと配線基板を
介しての放熱であり、放熱効果的に制限のある構
造となる。
本発明はリードレスチツプキヤリアの前記２つ
の欠点、即ち、放熱制限、熱膨張係数のミスマツ
チによる歪を解消する構造を提案するものであ
る。
の欠点、即ち、放熱制限、熱膨張係数のミスマツ
チによる歪を解消する構造を提案するものであ
る。
又、本発明の他の目的として放熱性を強化する
構造を提供するものである。
構造を提供するものである。
このような目的に適うために本発明は下記する
(1)ないし(2)の基本的構成を有するものとするもの
である。
(1)ないし(2)の基本的構成を有するものとするもの
である。
なお、チツプキヤリアベースと配線基板を介し
て放熱する構造のものは、特開昭54−128277号公
報に開示されている。
て放熱する構造のものは、特開昭54−128277号公
報に開示されている。
(1) 複数のセラミツクを積層して成りかつほぼ中
央に貫通孔を有するリードレスパツケージと、
一主面にワイヤボンデイング面を有する半導体
素子と、前記半導体素子のワイヤボンデイング
面とは反対の面に接合される放熱体と、前記放
熱体及び半導体素子を前記パツケージの貫通孔
部において前記パツケージに結合する熱伝導度
の良い材料からなる補助板と、前記半導体素子
のワイヤボンデイング面よりも上方に配置され
る蓋部と、前記蓋部の周囲でこの蓋部よりも高
い位置に設けられる外部接続用導電体端部とを
有することを特徴とする半導体装置。
央に貫通孔を有するリードレスパツケージと、
一主面にワイヤボンデイング面を有する半導体
素子と、前記半導体素子のワイヤボンデイング
面とは反対の面に接合される放熱体と、前記放
熱体及び半導体素子を前記パツケージの貫通孔
部において前記パツケージに結合する熱伝導度
の良い材料からなる補助板と、前記半導体素子
のワイヤボンデイング面よりも上方に配置され
る蓋部と、前記蓋部の周囲でこの蓋部よりも高
い位置に設けられる外部接続用導電体端部とを
有することを特徴とする半導体装置。
(2) 複数のセラミツクを積層して成りかつほぼ中
央に貫通孔を有するリードレスパツケージと、
一主面にワイヤボンデイング面を有する半導体
素子と、前記半導体素子のワイヤボンデイング
面とは反対の面に接合される放熱体と、前記放
熱体及び半導体素子を前記パツケージの貫通孔
部において前記パツケージに結合する熱伝導度
の良い材料からなる補助板と、前記半導体素子
のワイヤボンデイング面よりも上方に配置され
る蓋部と、前記蓋部の周囲でこの蓋部よりも高
い位置に設けられる外部接続用導電体端子とを
有する半導体装置の前記外部接続用導電体端子
が配線基板の配線に接続されてなることを特徴
とする回路装置。
央に貫通孔を有するリードレスパツケージと、
一主面にワイヤボンデイング面を有する半導体
素子と、前記半導体素子のワイヤボンデイング
面とは反対の面に接合される放熱体と、前記放
熱体及び半導体素子を前記パツケージの貫通孔
部において前記パツケージに結合する熱伝導度
の良い材料からなる補助板と、前記半導体素子
のワイヤボンデイング面よりも上方に配置され
る蓋部と、前記蓋部の周囲でこの蓋部よりも高
い位置に設けられる外部接続用導電体端子とを
有する半導体装置の前記外部接続用導電体端子
が配線基板の配線に接続されてなることを特徴
とする回路装置。
以下、本発明の好適な実施例を用いて本発明を
具体的に詳述する。
具体的に詳述する。
第１図ａ〜ｂは本発明者が別途考えた放熱を容
易にするためのチツプキヤリアの一例である。本
図はセラミツクグリーンシート法により作られた
多層メタライズ配線セラミツクチツプキヤリアで
あり、先ず、セラミツク粉末と有機バインダーに
より構成されたグリーンシートを４枚用意し
（１′，１″，１，１″″の母材）、それぞれ耐熱性
メタライズ印刷を５，６，７，８のパターンで行
う。後、１″，１，１″″は５′，６′，７′の穴を
それぞれうがち、それぞれのシートは位置決めさ
れた後重ねられ、加熱加圧され、グリーンシート
中のバインダーの融着により一体化さす。次いで
９′が８のメタライズパターンの外形切断される
であろう中心線上に円形状にあけられ、９のスル
ーホールメタライズが施される。これにより、そ
れぞれの６と８が接続されることになる。この
後、９の中心を通るカツターでもつて外形切断さ
れ、チツプキヤリア構造の生の外形が完成する。
次いで焼成により有機バインダーを飛散させ、セ
ラミツク粒子を焼結させ磁器状にさせる。この時
メタライズ金属粉末も同時に焼結し、セラミツク
と強固に接着すると共に電気伝導を有する配線パ
ターンとなる。次いで素子組立を容易にさせるた
め、露出したメタライズ上にニツケルメツキを下
地とした金メツキが施される（一例）ことによ
り、チツプキヤリアが完成する。
易にするためのチツプキヤリアの一例である。本
図はセラミツクグリーンシート法により作られた
多層メタライズ配線セラミツクチツプキヤリアで
あり、先ず、セラミツク粉末と有機バインダーに
より構成されたグリーンシートを４枚用意し
（１′，１″，１，１″″の母材）、それぞれ耐熱性
メタライズ印刷を５，６，７，８のパターンで行
う。後、１″，１，１″″は５′，６′，７′の穴を
それぞれうがち、それぞれのシートは位置決めさ
れた後重ねられ、加熱加圧され、グリーンシート
中のバインダーの融着により一体化さす。次いで
９′が８のメタライズパターンの外形切断される
であろう中心線上に円形状にあけられ、９のスル
ーホールメタライズが施される。これにより、そ
れぞれの６と８が接続されることになる。この
後、９の中心を通るカツターでもつて外形切断さ
れ、チツプキヤリア構造の生の外形が完成する。
次いで焼成により有機バインダーを飛散させ、セ
ラミツク粒子を焼結させ磁器状にさせる。この時
メタライズ金属粉末も同時に焼結し、セラミツク
と強固に接着すると共に電気伝導を有する配線パ
ターンとなる。次いで素子組立を容易にさせるた
め、露出したメタライズ上にニツケルメツキを下
地とした金メツキが施される（一例）ことによ
り、チツプキヤリアが完成する。
第２図ａ〜ｂは前記第１図のチツプキヤリアに
LSI素子が組立てられ封止された状態を示す図の
一例である。先ずLSI素子（チツプ）１０が金め
つきされたメタライズ上にAu−Si共晶合金で接
続され、金又はアルミニウム線１１でLSI配線上
のパツドとメタライズパターン６がボンデイング
される。次いで、セラミツクと熱膨張係数の近似
した材質の蓋１２が７のメタライズパターン上に
適切な方法により接続され封止される。例えば蓋
１２はコバール材で形成され、金めつきが施さ
れ、メタライズパターン７と近似した角リング状
の金−錫合金の箔を界して重ね加熱し金−錫合金
により融着封止する。この際、蓋１２の上面は電
極８の面より下側にある。以上によりチツプキヤ
リアに組立てられたLSIデバイスが完成すること
において配線基板への実装は外部導出電極８によ
り行われるため、電極８が配線基板上の接続電極
に対向する。この結果、LSI素子チツプ１０は配
線基板の反対面にセラミツクチツプキヤリアベー
ス層１′を界して位置することになり、上面から
放熱を行う場合の有効な構造となる。
LSI素子が組立てられ封止された状態を示す図の
一例である。先ずLSI素子（チツプ）１０が金め
つきされたメタライズ上にAu−Si共晶合金で接
続され、金又はアルミニウム線１１でLSI配線上
のパツドとメタライズパターン６がボンデイング
される。次いで、セラミツクと熱膨張係数の近似
した材質の蓋１２が７のメタライズパターン上に
適切な方法により接続され封止される。例えば蓋
１２はコバール材で形成され、金めつきが施さ
れ、メタライズパターン７と近似した角リング状
の金−錫合金の箔を界して重ね加熱し金−錫合金
により融着封止する。この際、蓋１２の上面は電
極８の面より下側にある。以上によりチツプキヤ
リアに組立てられたLSIデバイスが完成すること
において配線基板への実装は外部導出電極８によ
り行われるため、電極８が配線基板上の接続電極
に対向する。この結果、LSI素子チツプ１０は配
線基板の反対面にセラミツクチツプキヤリアベー
ス層１′を界して位置することになり、上面から
放熱を行う場合の有効な構造となる。
第３図は前記第２図を配線基板に実装した構造
の回路装置の一例である。配線基板１５に配置さ
れた電極１４に対向させチツプキヤリア上の電極
８を置き半田等のロウ材１３でもつて接合させ
る。さらに必要ならば放熱体である放熱フイン１
６をセラミツクチツプキヤリアの素子取付された
セラミツクベースの裏面側に半田付等の適切な方
法で取付け、さらに放熱効果を良くさせる。この
際放熱フインがセラミツクと熱膨張係数が異る場
合、フインを小分割することによる絶対歪量を低
減させることが可能である。第４図は配線基板
に、チツプキヤリアに組立てられたLSIデバイス
２３が複数個第３図の状態で接続された状態を示
す。最近の高速高集積デバイスは数ワツトのパワ
ーを有し、複数個接続された場合、その放熱密度
は配線基板面上で１〜5W／cm3となる。このよう
な高放熱密度では配線基板に熱伝導度のよいセラ
ミツクを使用しても配線基板がヒートシンクにな
り得ず、配線基板のデバイス取付け面上で強制空
冷する方法が最も効果的である。この際LSIデバ
イス２３が空冷流路に最も近いところの前記セラ
ミツクチツプキヤリアのベース面に位置しするこ
とは、熱抵抗の最も小さな構造となる。
の回路装置の一例である。配線基板１５に配置さ
れた電極１４に対向させチツプキヤリア上の電極
８を置き半田等のロウ材１３でもつて接合させ
る。さらに必要ならば放熱体である放熱フイン１
６をセラミツクチツプキヤリアの素子取付された
セラミツクベースの裏面側に半田付等の適切な方
法で取付け、さらに放熱効果を良くさせる。この
際放熱フインがセラミツクと熱膨張係数が異る場
合、フインを小分割することによる絶対歪量を低
減させることが可能である。第４図は配線基板
に、チツプキヤリアに組立てられたLSIデバイス
２３が複数個第３図の状態で接続された状態を示
す。最近の高速高集積デバイスは数ワツトのパワ
ーを有し、複数個接続された場合、その放熱密度
は配線基板面上で１〜5W／cm3となる。このよう
な高放熱密度では配線基板に熱伝導度のよいセラ
ミツクを使用しても配線基板がヒートシンクにな
り得ず、配線基板のデバイス取付け面上で強制空
冷する方法が最も効果的である。この際LSIデバ
イス２３が空冷流路に最も近いところの前記セラ
ミツクチツプキヤリアのベース面に位置しするこ
とは、熱抵抗の最も小さな構造となる。
第５図ａ〜ｂは本発明の実施例である放熱効果
を更に高めた構造のセラミツクチツプキヤリアの
一例である。（半導体素子（チツプ）１０は熱膨
張係数の近似しかつ熱伝導度の良い材料、例えば
モリブデン又はタングステン等のベース板１７に
金−シリコンのロウ材により取付けられている。
又この前の工程でベース板１７はさらに熱伝導度
の良い材料、例えば銅、アルミニウム等のスタツ
ド１９が反対面にロウ材例えば銅−銀共晶合金等
で取付けられる。このスタツド１９は熱膨張係数
はシリコンに適合せずともよく、熱伝導度のみを
最高に取れる材料であればよい。この立場に立て
ば前記銅、アルミニウム以外にヒートパイプ等も
適切な例である。前記ベース板１７とセラミツク
ベース１の取付けはこの両者の熱膨張の差を緩和
する補助板１８で橋渡をして接続させる。この補
助板１８はベース板１７とセラミツクベース１の
中間の熱膨張係数を持ち、且つ比較的弾性率及び
弾性限界強度の低い材料、例えば鉄−ニツケル−
コバルト合金体、42アロイ（鉄−ニツケル合金）
等が適切であり、１７，１８及び１は相互に適切
なロウ材、例えば銅−銀共晶ロウで接合される。
前記構造のチツプキヤリアに前記した如くチツプ
が取付けられ、次いでボンデイングワイヤ１１で
チツプキヤリア上の配線電極に接続され、蓋１２
で封止される。この構造は、第２図のセラミツク
ベースを界した熱放散に比べ1/2〜1/10の熱抵抗
を有することがわかつた。
を更に高めた構造のセラミツクチツプキヤリアの
一例である。（半導体素子（チツプ）１０は熱膨
張係数の近似しかつ熱伝導度の良い材料、例えば
モリブデン又はタングステン等のベース板１７に
金−シリコンのロウ材により取付けられている。
又この前の工程でベース板１７はさらに熱伝導度
の良い材料、例えば銅、アルミニウム等のスタツ
ド１９が反対面にロウ材例えば銅−銀共晶合金等
で取付けられる。このスタツド１９は熱膨張係数
はシリコンに適合せずともよく、熱伝導度のみを
最高に取れる材料であればよい。この立場に立て
ば前記銅、アルミニウム以外にヒートパイプ等も
適切な例である。前記ベース板１７とセラミツク
ベース１の取付けはこの両者の熱膨張の差を緩和
する補助板１８で橋渡をして接続させる。この補
助板１８はベース板１７とセラミツクベース１の
中間の熱膨張係数を持ち、且つ比較的弾性率及び
弾性限界強度の低い材料、例えば鉄−ニツケル−
コバルト合金体、42アロイ（鉄−ニツケル合金）
等が適切であり、１７，１８及び１は相互に適切
なロウ材、例えば銅−銀共晶ロウで接合される。
前記構造のチツプキヤリアに前記した如くチツプ
が取付けられ、次いでボンデイングワイヤ１１で
チツプキヤリア上の配線電極に接続され、蓋１２
で封止される。この構造は、第２図のセラミツク
ベースを界した熱放散に比べ1/2〜1/10の熱抵抗
を有することがわかつた。
本チツプキヤリアは第３図と同様にして配線基
板に取り付けられさらに必要ならばスタツド１９
に放熱フインをかしめることにより実用に供せら
れることが容易に類推可能なため詳細説明は省略
する。
板に取り付けられさらに必要ならばスタツド１９
に放熱フインをかしめることにより実用に供せら
れることが容易に類推可能なため詳細説明は省略
する。
第３図の説明ですでに言及されたように配線基
板はセラミツクチツプキヤリアと熱膨張係数が近
似している必要があつた。即ち熱膨張係数が異つ
た場合接合部１３は歪を受け接合材料のクリープ
現象が起り接合が破壊される。このことは配線基
板もセラミツクで作る必要が生じ、従来の一般的
にガラスエポキシプリント基板が使用できない欠
点があつた。然し本発明では以下の詳細で示すよ
うにこの歪を吸収する材料を界することによりセ
ラミツクチツプキヤリアと有機系配線基板の接続
が可能たらしめる方法を提供する。
板はセラミツクチツプキヤリアと熱膨張係数が近
似している必要があつた。即ち熱膨張係数が異つ
た場合接合部１３は歪を受け接合材料のクリープ
現象が起り接合が破壊される。このことは配線基
板もセラミツクで作る必要が生じ、従来の一般的
にガラスエポキシプリント基板が使用できない欠
点があつた。然し本発明では以下の詳細で示すよ
うにこの歪を吸収する材料を界することによりセ
ラミツクチツプキヤリアと有機系配線基板の接続
が可能たらしめる方法を提供する。
第６図は金属板加工体である接続ピース２０の
種々の形状を示したものである材質として、適切
なバネ性がある導体であれば良く銅、ニツケル、
鉄−ニツケル−コバルト合金、42アロイ、ベリリ
ウム銅、真チユウ等が考えられる。
種々の形状を示したものである材質として、適切
なバネ性がある導体であれば良く銅、ニツケル、
鉄−ニツケル−コバルト合金、42アロイ、ベリリ
ウム銅、真チユウ等が考えられる。
第７図は有機系配線基板１５′の電極１４とセ
ラミツクチツプキヤリアの電極８を対向させ、前
記接続ピース２０を界してロウ材により融接した
構造を示すものであり、２０はセラミツクチツプ
キヤリアと配線基板の熱膨張の差による歪を変形
でもつて吸収することができる。即ち、第７図に
示す実施例は円筒状のスリーブを横にしたもので
この接続ピースが容易に変形することが判明す
る。但し第６図ａとｅは変形の方向性が多少存在
するが同図ｂ，ｃ，ｄはその方向性もなくさらに
望ましい形状であることが判る。
ラミツクチツプキヤリアの電極８を対向させ、前
記接続ピース２０を界してロウ材により融接した
構造を示すものであり、２０はセラミツクチツプ
キヤリアと配線基板の熱膨張の差による歪を変形
でもつて吸収することができる。即ち、第７図に
示す実施例は円筒状のスリーブを横にしたもので
この接続ピースが容易に変形することが判明す
る。但し第６図ａとｅは変形の方向性が多少存在
するが同図ｂ，ｃ，ｄはその方向性もなくさらに
望ましい形状であることが判る。
この接触時の繁雑さを防止するため、あらかじ
め電極８に高融点ロウ材２１で接続ピース２０を
取付けておき配線基板接続時は抵融点ロウ材、例
えば半田２２で行うことも可能である。
め電極８に高融点ロウ材２１で接続ピース２０を
取付けておき配線基板接続時は抵融点ロウ材、例
えば半田２２で行うことも可能である。
第１図ａ〜ｂは本発明者が別途考えたリードレ
スパツケージを示す図で、ａは平面図、ｂは断面
図、第２図ａ〜ｂは本発明者が別途考えた半導体
装置を示す図で、ａは平面図、ｂは断面図、第３
図は本発明者が別途考えた回路装置を示す断面
図、第４図は本発明に係る回路装置を示す側面
図、第５図ａ〜ｂは本発明に係る実施例である半
導体装置を示す図で、ａは平面図、ｂは断面図、
第６図ａ〜ｅは本発明に係る金属板加工体を示す
斜視図、第７図は本発明に係る回路装置を示す断
面図である。 １……パツケージの基材、９……スルーホール
メタライズ（外部接続用端子）、１０……半導体
素子チツプ、１２……蓋、１３……ロウ材、１６
……放熱フイン、１７……ベース板、１８……補
助板、１９……スタツド、２０……金属板加工体
である接続ピース、２１……高融点ロウ材、２２
……はんだ、２３……LSIデバイス。
スパツケージを示す図で、ａは平面図、ｂは断面
図、第２図ａ〜ｂは本発明者が別途考えた半導体
装置を示す図で、ａは平面図、ｂは断面図、第３
図は本発明者が別途考えた回路装置を示す断面
図、第４図は本発明に係る回路装置を示す側面
図、第５図ａ〜ｂは本発明に係る実施例である半
導体装置を示す図で、ａは平面図、ｂは断面図、
第６図ａ〜ｅは本発明に係る金属板加工体を示す
斜視図、第７図は本発明に係る回路装置を示す断
面図である。 １……パツケージの基材、９……スルーホール
メタライズ（外部接続用端子）、１０……半導体
素子チツプ、１２……蓋、１３……ロウ材、１６
……放熱フイン、１７……ベース板、１８……補
助板、１９……スタツド、２０……金属板加工体
である接続ピース、２１……高融点ロウ材、２２
……はんだ、２３……LSIデバイス。
Claims (1)
- 【特許請求の範囲】 １ 複数のセラミツクを積層して成りかつほぼ中
央に貫通孔を有するリードレスパツケージと、一
主面にワイヤボンデイング面を有する半導体素子
と、前記半導体素子のワイヤボンデイング面とは
反対の面に接合される放熱体と、前記放熱体及び
半導体素子を前記パツケージの貫通孔部において
前記パツケージに結合する熱伝導度の良い材料か
らなる補助板と、前記半導体素子のワイヤボンデ
イング面よりも上方に配置される蓋部と、前記蓋
部の周囲でこの蓋部よりも高い位置に設けられる
外部接続用導電体端子とを有することを特徴とす
る半導体装置。 ２ 複数のセラミツクを積層して成りかつほぼ中
央に貫通孔を有するリードレスパツケージと、一
主面にワイヤボンデイング面を有する半導体素子
と、前記半導体素子のワイヤボンデイング面とは
反対の面に接合される放熱体と、前記放熱体及び
半導体素子を前記パツケージの貫通孔部において
前記パツケージに結合する熱伝導度の良い材料か
らなる補助板と、前記半導体素子のワイヤボンデ
イング面よりも上方に配置される蓋部と、前記蓋
部の周囲でこの蓋部よりも高い位置に設けられる
外部接続用導電体端子とを有する半導体装置の前
記外部接続用導電体端子が配線基板の配線に接続
されてなることを特徴とする回路装置。 ３ 配線基板と半導体装置の「外部接続用導電体
端子」との固着には、配線基板と半導体装置との
熱膨脹の差を吸収する金属板加工体を介してロウ
材を用いて接合されてなるものが使用されている
ことを特徴とする特許請求の範囲第２項記載の回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086362A JPS60258932A (ja) | 1985-04-24 | 1985-04-24 | 半導体装置及びその回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086362A JPS60258932A (ja) | 1985-04-24 | 1985-04-24 | 半導体装置及びその回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13163478A Division JPS5559746A (en) | 1978-10-27 | 1978-10-27 | Semiconductor device and its mounting circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60258932A JPS60258932A (ja) | 1985-12-20 |
| JPS6220702B2 true JPS6220702B2 (ja) | 1987-05-08 |
Family
ID=13884770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60086362A Granted JPS60258932A (ja) | 1985-04-24 | 1985-04-24 | 半導体装置及びその回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60258932A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223741A (en) * | 1989-09-01 | 1993-06-29 | Tactical Fabs, Inc. | Package for an integrated circuit structure |
| JPH0536751A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | 半導体組立構造 |
-
1985
- 1985-04-24 JP JP60086362A patent/JPS60258932A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60258932A (ja) | 1985-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| KR100310398B1 (ko) | 열전도체를구비한패드어레이반도체소자및그제조방법 | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| TWI447871B (zh) | 用於連接積體電路晶片至電源與接地電路之裝置 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPS6220701B2 (ja) | ||
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| JPS6220702B2 (ja) | ||
| JPH03174749A (ja) | 半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3842887B2 (ja) | ハイブリッドモジュール | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0897336A (ja) | 半導体装置 | |
| JPH0234180B2 (ja) | ||
| JP2740976B2 (ja) | 電子部品塔載用基板 | |
| JPS6211014Y2 (ja) | ||
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH0514514Y2 (ja) | ||
| JPH03142862A (ja) | リードフレーム | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JP2000269405A (ja) | ハイブリッドモジュール |