JPS62209488A - アナログデ−タのサンプリング方法 - Google Patents
アナログデ−タのサンプリング方法Info
- Publication number
- JPS62209488A JPS62209488A JP5196486A JP5196486A JPS62209488A JP S62209488 A JPS62209488 A JP S62209488A JP 5196486 A JP5196486 A JP 5196486A JP 5196486 A JP5196486 A JP 5196486A JP S62209488 A JPS62209488 A JP S62209488A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sampling
- side drive
- display
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はアナログデータをサンプリングして階調表示を
行なうマトリクス表示装置であって、アナ［１グデータ
を周期のずれた複数系統のクロックでサンプリングする
ことにより、実質的にクロックを低周波数化し、表示容
量が多い場合でもシフトレジスタの動作限界内での表示
を可能とする。
行なうマトリクス表示装置であって、アナ［１グデータ
を周期のずれた複数系統のクロックでサンプリングする
ことにより、実質的にクロックを低周波数化し、表示容
量が多い場合でもシフトレジスタの動作限界内での表示
を可能とする。
本発明はアナログデータをサンプリングして７１−リク
ス表示装置に供給表示させる際のアブログデータのサン
プリング方法に関するもので、特にサンプリングを低い
クロック周波数で行ないうるようにしたサンプリング方
法に関り°るものである。
ス表示装置に供給表示させる際のアブログデータのサン
プリング方法に関するもので、特にサンプリングを低い
クロック周波数で行ないうるようにしたサンプリング方
法に関り°るものである。
階調表示を行なうマトリクス表示装首−ｂ他の表示装置
と同様に表示容６１の大きいものが要求されるが、表示
容量が多くてもデータを比較的低い周波数のクロックで
サンプリングでさる方法が必要とされる。
と同様に表示容６１の大きいものが要求されるが、表示
容量が多くてもデータを比較的低い周波数のクロックで
サンプリングでさる方法が必要とされる。
データサンプリングクロックによってアナログデータを
４ノンプルしてこれをマトリクス表示パネルに表示する
装置として、例えば、「日経エレクｉ−〇二りスＪ １
９８４．９−１０．Ｐ、２３４〜２３５に記載されたち
の等があるが、以下、従来のアナログデータの１ノンプ
リング方法について説明する。
４ノンプルしてこれをマトリクス表示パネルに表示する
装置として、例えば、「日経エレクｉ−〇二りスＪ １
９８４．９−１０．Ｐ、２３４〜２３５に記載されたち
の等があるが、以下、従来のアナログデータの１ノンプ
リング方法について説明する。
第６図は従来のサンプリング方法の説明図、第７図はそ
のサンプリング説明図を示す。端子１に入来した映像信
号の表示データ（アナログデータ）及び端子２に入来し
たデータサンプリングクロックはデータ側駆動回路３に
供給される。ここで、第７図に示す表示データ（アナロ
グデータ）は７１〜リクス表示パネル４の各ライン毎に
順次入来するので、１ラインを走査する時間をマトリク
ス表示パネル４の横方向の画素数ｎ（第６図中、■。
のサンプリング説明図を示す。端子１に入来した映像信
号の表示データ（アナログデータ）及び端子２に入来し
たデータサンプリングクロックはデータ側駆動回路３に
供給される。ここで、第７図に示す表示データ（アナロ
グデータ）は７１〜リクス表示パネル４の各ライン毎に
順次入来するので、１ラインを走査する時間をマトリク
ス表示パネル４の横方向の画素数ｎ（第６図中、■。
■、・・・、＠は各画素を示１）で割った時間ｔｓで１
画素分１ナンブリングされる。
画素分１ナンブリングされる。
以下同様に、第７図に示す如く、２画素目からｎ画素目
までナンブリングされることにより、１ライン分のアナ
ログデータがデータ側駆動回路３に取込Ｊ：れ、７１−
リクス表示パネル４の各所定位首に表示される。この場
合、どの画素に対応してデータを取込むかはデータ側駆
動回路３内のシフトレジスタによって決定され、そのタ
イミングはデータサンプリングクロックの周波数によっ
て決定される。
までナンブリングされることにより、１ライン分のアナ
ログデータがデータ側駆動回路３に取込Ｊ：れ、７１−
リクス表示パネル４の各所定位首に表示される。この場
合、どの画素に対応してデータを取込むかはデータ側駆
動回路３内のシフトレジスタによって決定され、そのタ
イミングはデータサンプリングクロックの周波数によっ
て決定される。
従来の方法では表丞容１１が少なく、横方向の画素数ｎ
が小さければ特に問題ないが、ｎが大きく、（横）×（
縦）の画素が例えば３００Ｘ ２００画素程度になると
データサンプリングクロックの周波数を４ＭＨ７以上と
高くしなければならず、シフ１〜レジスタの動作周波数
４Ｍ１−ＩＺＰ２度を越えてしまう。
が小さければ特に問題ないが、ｎが大きく、（横）×（
縦）の画素が例えば３００Ｘ ２００画素程度になると
データサンプリングクロックの周波数を４ＭＨ７以上と
高くしなければならず、シフ１〜レジスタの動作周波数
４Ｍ１−ＩＺＰ２度を越えてしまう。
そこで、２値表示を行なう表示装置では、データ側駆動
回路をマトリクス表示パネルの上下に２系統設けてシリ
アルに入来づ°るデジタルデータを交互にラッチして上
下２系統のデータに分割する構成にしており、このよう
にすれば、比較的簡単な構成で大きな表示容量の場合も
対処できる。
回路をマトリクス表示パネルの上下に２系統設けてシリ
アルに入来づ°るデジタルデータを交互にラッチして上
下２系統のデータに分割する構成にしており、このよう
にすれば、比較的簡単な構成で大きな表示容量の場合も
対処できる。
然るに、アナログデータを階調表示する表示装置にこれ
を適用しようとすると、データ側駆動回路を７トリクス
表示パネルの上下に２系統設ける他、これに対応して２
系統のサンプルボールド回路を新たに設け、入来するア
ナログデータを２系統に対応してサンプルホールドして
上下２系統に時分割的にデータを供給する構成としなけ
ればならない。従って、このような表示装置は２系統の
サンプルホールド回路を必要とするために回路が大形化
する問題点があった。
を適用しようとすると、データ側駆動回路を７トリクス
表示パネルの上下に２系統設ける他、これに対応して２
系統のサンプルボールド回路を新たに設け、入来するア
ナログデータを２系統に対応してサンプルホールドして
上下２系統に時分割的にデータを供給する構成としなけ
ればならない。従って、このような表示装置は２系統の
サンプルホールド回路を必要とするために回路が大形化
する問題点があった。
又、２系統のデータ側駆動回路を右する表示装置におい
て、第８図に示す如く映像信号のＲ（赤）信号、Ｇ（緑
）信号、［３（青）信号に対応したアナログデータをカ
ラー表示パネルの横方向にＲ２Ｏ，Ｂの各画素に対応し
て表示づ゛る場合、同一のタイミングを−ｂつ２系統の
サンプリングクロックににってナンブリングすると、第
８図に示す如く、ある量ナンブリングタイミングにおい
てＲ，Ｇ、Ｂのうち一つだけが必ずデータサンプリング
クロックの１周期分の期間−リ゛ンブルされないことに
なり、これにより、円滑なカラー表示ができない問題点
があった。
て、第８図に示す如く映像信号のＲ（赤）信号、Ｇ（緑
）信号、［３（青）信号に対応したアナログデータをカ
ラー表示パネルの横方向にＲ２Ｏ，Ｂの各画素に対応し
て表示づ゛る場合、同一のタイミングを−ｂつ２系統の
サンプリングクロックににってナンブリングすると、第
８図に示す如く、ある量ナンブリングタイミングにおい
てＲ，Ｇ、Ｂのうち一つだけが必ずデータサンプリング
クロックの１周期分の期間−リ゛ンブルされないことに
なり、これにより、円滑なカラー表示ができない問題点
があった。
第１図は本発明になるアナログデータのサンプリング方
法の一実施例のブロック図を示す。同図中、５はデータ
サンプリングクロック（ａ）の入力端子、６はデータサ
ンプリングクロック（ｂ）の入力端子、７は表示データ
入力端子、８はデータサンプリングクロック（ａ）を供
給されるデータ側駆動回路、９はデータサンプリングク
ロック（ｂ）を供給されるデータ側駆動回路、１０はマ
トリクス表示パネルである。
法の一実施例のブロック図を示す。同図中、５はデータ
サンプリングクロック（ａ）の入力端子、６はデータサ
ンプリングクロック（ｂ）の入力端子、７は表示データ
入力端子、８はデータサンプリングクロック（ａ）を供
給されるデータ側駆動回路、９はデータサンプリングク
ロック（ｂ）を供給されるデータ側駆動回路、１０はマ
トリクス表示パネルである。
（作用〕
マトリクス表示パネル１０の１ラインの画素■。
■、■、・・・、■に対して互いに１／２周期ずれたデ
ータサンプリングクロック（ａ）、（ｂ）でデ−夕をサ
ンプルする２系統のデータ側駆動回路８゜、９を設りた
ため、シフトレジスタの動作限界内で実質上ぞの２倍の
周波数まで対応でき、表示容量が多い場合でもシフトレ
ジスタの動作限界内で表示し得る。
ータサンプリングクロック（ａ）、（ｂ）でデ−夕をサ
ンプルする２系統のデータ側駆動回路８゜、９を設りた
ため、シフトレジスタの動作限界内で実質上ぞの２倍の
周波数まで対応でき、表示容量が多い場合でもシフトレ
ジスタの動作限界内で表示し得る。
第１図は本発明の一実施例のブロック図を示す。
同図中、端子５は第２図（Δ）に丞づデータサンプリン
グクロック（ａ）が入来する端子、端子６は第２図（Ｂ
）に示すデータサンプリングクロツタ（ｂ）が入来する
端子である。データサンプリングクロック（ａ）、（ｂ
）は第２図（Δ）。
グクロック（ａ）が入来する端子、端子６は第２図（Ｂ
）に示すデータサンプリングクロツタ（ｂ）が入来する
端子である。データサンプリングクロック（ａ）、（ｂ
）は第２図（Δ）。
（Ｂ）にり明らかな如く、時間軸方向に対して１！２周
期分互いにずれている。
期分互いにずれている。
端子７は表示データ入力端子である。８はデータサンプ
リングクロツタ（ａ）に対応りるデータ側駆動回路、９
はデータサンプリングクロック（ｂ）に対応するデータ
側駆動回路である。ここで、データ側駆動回路８はマト
リクス表示パネル１０の画素■、■、■、・・・に夫々
対応してＪ３す、データ側駆動回路９はマトリクス表示
パネル１０の画素■、■、■、・・・、［株］に夫々対
応１−る構成とされている。つまり、データ側駆動回路
８．９は１ライン分の画素に対して交互に接続されてい
る。
リングクロツタ（ａ）に対応りるデータ側駆動回路、９
はデータサンプリングクロック（ｂ）に対応するデータ
側駆動回路である。ここで、データ側駆動回路８はマト
リクス表示パネル１０の画素■、■、■、・・・に夫々
対応してＪ３す、データ側駆動回路９はマトリクス表示
パネル１０の画素■、■、■、・・・、［株］に夫々対
応１−る構成とされている。つまり、データ側駆動回路
８．９は１ライン分の画素に対して交互に接続されてい
る。
第１図において、端子７に入来した第３図（Ｂ）に示す
映像信号の表示データは、データ側駆動回路８．９に同
時に供給され、一方、端子５に入来したデータサンプリ
ングクロック（ａ）はデータ側駆動回路８、端子６に入
来したデータサンプリングクロツタ（ｂ）はデータ側駆
動回路９に夫々供給される。
映像信号の表示データは、データ側駆動回路８．９に同
時に供給され、一方、端子５に入来したデータサンプリ
ングクロック（ａ）はデータ側駆動回路８、端子６に入
来したデータサンプリングクロツタ（ｂ）はデータ側駆
動回路９に夫々供給される。
データ側駆動回路８において、表示データはデータサン
プリングクロック（ａ）にＪ：つて第３図（Ａ）に示す
タイミングａ１．ａ３ 、・・・でナンプリングされ、
一方、データ側駆動回路９において、表示データはデー
タサンプリングクロック（ｂ）によって第３図（Ｃ）に
示り゛タイミングｂ２゜ｂａ 、・・・でサンプリング
され、これにより、データ側駆動回路８の出力信号によ
りマトリクス表示パネル１０の画素■、■、■、・・・
が表示される一方、データ側駆動回路９の出力信号によ
りマトリクス表示パネル１０の画素■、■、■、・・・
、＠が表示される。
プリングクロック（ａ）にＪ：つて第３図（Ａ）に示す
タイミングａ１．ａ３ 、・・・でナンプリングされ、
一方、データ側駆動回路９において、表示データはデー
タサンプリングクロック（ｂ）によって第３図（Ｃ）に
示り゛タイミングｂ２゜ｂａ 、・・・でサンプリング
され、これにより、データ側駆動回路８の出力信号によ
りマトリクス表示パネル１０の画素■、■、■、・・・
が表示される一方、データ側駆動回路９の出力信号によ
りマトリクス表示パネル１０の画素■、■、■、・・・
、＠が表示される。
この場合、マトリクス表示パネル１０の１ラインの画素
■、■、■、・・・、＠に対して互いに１！２周期ずれ
たデータサンプリングクロック（ａ）、（ｂ）でデータ
サンプルする２系統のデータ側駆動回路８．９を設けた
ため、シフトレジスタの動作限界内で実質上その２倍の
周波数まで対応でき、リーンプルホールド回路を用いな
いでも第６図において説明した画素数よりも多くの画素
数をシフトレジスタの動作限界内で表示し得る。
■、■、■、・・・、＠に対して互いに１！２周期ずれ
たデータサンプリングクロック（ａ）、（ｂ）でデータ
サンプルする２系統のデータ側駆動回路８．９を設けた
ため、シフトレジスタの動作限界内で実質上その２倍の
周波数まで対応でき、リーンプルホールド回路を用いな
いでも第６図において説明した画素数よりも多くの画素
数をシフトレジスタの動作限界内で表示し得る。
第４図は本発明の他の実施例のブロック図を示し、同図
中、第１図と同一構成部分には同一番号を付してその説
明を省略する。第１図に示すものと異なる点は、カラー
表示パネル１１の画素がＲ２Ｏ，Ｂのようにカラー画素
であり、端子１２Ｒ２１２ｃ、１２ｅに入来する表示デ
ータもＲ，Ｇ。
中、第１図と同一構成部分には同一番号を付してその説
明を省略する。第１図に示すものと異なる点は、カラー
表示パネル１１の画素がＲ２Ｏ，Ｂのようにカラー画素
であり、端子１２Ｒ２１２ｃ、１２ｅに入来する表示デ
ータもＲ，Ｇ。
Ｂの各カラー映像信号表示データである点である。
第５図に示づ如く、データ側駆動回路１３において、Ｒ
の表示データはデータ丈ンブリングクロック（ａ）によ
ってサンプリングされて画素■に表示され、Ｇの表示デ
ータはデータサンプリングクロック（ｂ）ににってサン
プリングされて画素■に表示され、Ｂの表示データはデ
ータサンプリングクロック（ａ）にＪ、って畳ナンブリ
ングされて画素■に表示される。この場合もＵいに１７
２周期ずれたデータサンプリング（ａ＞、（ｂ）を用い
ているため、リンプルされない１１間はデータリングリ
ングクロックの１！２周期分に過ぎず、又、そのずれも
１！２周期に過ぎないので、第８図に示づ従来のものに
比して円滑なカラー表示を行ない４！７る。
の表示データはデータ丈ンブリングクロック（ａ）によ
ってサンプリングされて画素■に表示され、Ｇの表示デ
ータはデータサンプリングクロック（ｂ）ににってサン
プリングされて画素■に表示され、Ｂの表示データはデ
ータサンプリングクロック（ａ）にＪ、って畳ナンブリ
ングされて画素■に表示される。この場合もＵいに１７
２周期ずれたデータサンプリング（ａ＞、（ｂ）を用い
ているため、リンプルされない１１間はデータリングリ
ングクロックの１！２周期分に過ぎず、又、そのずれも
１！２周期に過ぎないので、第８図に示づ従来のものに
比して円滑なカラー表示を行ない４！７る。
なお、データ側駆動回路は上記各実施例のように２系統
に限定されるものではなく、３系統以上の複数Ｎ系統に
設定してもよい。この場合、データサンプリングクロッ
ク３６０°／Ｎの周期ずれたものを用いる。
に限定されるものではなく、３系統以上の複数Ｎ系統に
設定してもよい。この場合、データサンプリングクロッ
ク３６０°／Ｎの周期ずれたものを用いる。
本発明によれば、従来のようにサンプルホールド回路を
用いないでも従来のらのよりも多くの画素数をシフ１−
レジスタの動作限界内で表示し１７、これにより、従来
のものに比して回路を小形化し得、又は、カラー表示装
置に適用した場合、従来のものに比してにり円滑なカラ
ー表示を行ない（ｑる。
用いないでも従来のらのよりも多くの画素数をシフ１−
レジスタの動作限界内で表示し１７、これにより、従来
のものに比して回路を小形化し得、又は、カラー表示装
置に適用した場合、従来のものに比してにり円滑なカラ
ー表示を行ない（ｑる。
第１図は本発明の一実施例を説明するブロック図、
第２図はデータリンプリングクロックタイミング図、
第３図はデータをザンプルする様子を説明するサンプリ
ングタイミング図、 第４図及び第５図は夫々本発明の他の実施例を説明する
ブロック図及びそのサンプリングタイミング図、 第６図及び第７図は夫々従来方法の説明図及びそのサン
プリング説明図、 第８図は従来方法によるサンプリングタイミング図、 である。 第１図、第４図において、 ５．６はデータサンプリングクロック入力端子、 ７．１２ｎ 、１２Ｇ、１２ｅは表示データ入力端子、 ８．９，１３．１４はデータ側駆動回路、１０はマトリ
クス表示パネル、 １１はカラー表示パネルである。 本、発ｊ目／）声ｉ壱ｊ呵１１１哨するフ１コツ７目第
電図 第３ＵＩＡ 第４図 第Ｇ図
ングタイミング図、 第４図及び第５図は夫々本発明の他の実施例を説明する
ブロック図及びそのサンプリングタイミング図、 第６図及び第７図は夫々従来方法の説明図及びそのサン
プリング説明図、 第８図は従来方法によるサンプリングタイミング図、 である。 第１図、第４図において、 ５．６はデータサンプリングクロック入力端子、 ７．１２ｎ 、１２Ｇ、１２ｅは表示データ入力端子、 ８．９，１３．１４はデータ側駆動回路、１０はマトリ
クス表示パネル、 １１はカラー表示パネルである。 本、発ｊ目／）声ｉ壱ｊ呵１１１哨するフ１コツ７目第
電図 第３ＵＩＡ 第４図 第Ｇ図
Claims (1)
- 【特許請求の範囲】 アナログデータをデータサンプリングクロックでサンプ
ルしてマトリクス表示パネル（１０）に供給し表示する
マトリクス表示装置のアナログデータのサンプリング方
法において、 上記マトリクス表示パネル（１０）の１ライン分の画素
に対して交互にＮ（Ｎは複数）系統のデータ側駆動回路
（８）、（９）を設け、 該Ｎ系統のデータ側駆動回路（８）、（９）に３６０°
／Ｎの周期ずれたデータサンプリングクロック（ａ）、
（ｂ）を夫々供給して上記アナログデータをサンプルす
ることを特徴とするアナログデータのサンプリング方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196486A JPS62209488A (ja) | 1986-03-10 | 1986-03-10 | アナログデ−タのサンプリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196486A JPS62209488A (ja) | 1986-03-10 | 1986-03-10 | アナログデ−タのサンプリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209488A true JPS62209488A (ja) | 1987-09-14 |
Family
ID=12901548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5196486A Pending JPS62209488A (ja) | 1986-03-10 | 1986-03-10 | アナログデ−タのサンプリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209488A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273203A (ja) * | 2009-05-22 | 2010-12-02 | Kawai Musical Instr Mfg Co Ltd | 信号送信装置及び信号受信装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Industrial Co Ltd | Sample holing device |
| JPS59160186A (ja) * | 1983-03-02 | 1984-09-10 | 松下電器産業株式会社 | 表示装置 |
| JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
-
1986
- 1986-03-10 JP JP5196486A patent/JPS62209488A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Industrial Co Ltd | Sample holing device |
| JPS59160186A (ja) * | 1983-03-02 | 1984-09-10 | 松下電器産業株式会社 | 表示装置 |
| JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273203A (ja) * | 2009-05-22 | 2010-12-02 | Kawai Musical Instr Mfg Co Ltd | 信号送信装置及び信号受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604513A (en) | Serial sampling video signal driving apparatus with improved color rendition | |
| KR19980021332A (ko) | Lcd 패널 구동 회로 | |
| JPH0282295A (ja) | マトリクス表示装置のデータドライバ | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JP2000206492A (ja) | 液晶表示装置 | |
| KR970014408A (ko) | 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치 | |
| JPS59211087A (ja) | カラ−液晶画像表示装置の駆動方法 | |
| JPS63118787A (ja) | 重ね合わせ表示方式 | |
| JP3367362B2 (ja) | データ取込み回路および表示用駆動装置 | |
| JPS62169126A (ja) | 液晶カラ−パネル駆動回路 | |
| JP2742478B2 (ja) | 表示装置の駆動回路 | |
| JPH01174185A (ja) | 液晶表示装置 | |
| JPS6186794A (ja) | カラ−マトリツクスパネル表示装置の駆動方式 | |
| JP2811195B2 (ja) | 表示装置 | |
| JP2883521B2 (ja) | 表示装置 | |
| JP3170624B2 (ja) | アクティブマトリクス表示装置 | |
| JPS62142480A (ja) | 液晶パネル駆動回路 | |
| JPS6363089A (ja) | 強調表示装置 | |
| JPS6289089A (ja) | 表示駆動回路 | |
| JPH06161393A (ja) | 液晶駆動回路 | |
| JPH04221993A (ja) | 画像表示装置 | |
| JPH09281924A (ja) | 駆動装置 | |
| JPH0274990A (ja) | マトリクス表示装置のデータドライバ | |
| KR960039888A (ko) | 온 스크린 장치의 오버레이 장치 및 방법 | |
| JPH03217891A (ja) | カラー・マトリクス型液晶表示装置のデータ側駆動回路 |