JPS62217864A - インバ−タのスナバ回路 - Google Patents
インバ−タのスナバ回路Info
- Publication number
- JPS62217864A JPS62217864A JP61057755A JP5775586A JPS62217864A JP S62217864 A JPS62217864 A JP S62217864A JP 61057755 A JP61057755 A JP 61057755A JP 5775586 A JP5775586 A JP 5775586A JP S62217864 A JPS62217864 A JP S62217864A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- voltage
- diode
- semiconductor switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インバータ回路を構成する半導体スイッチに
加わる過電圧を抑制するためのスナバ回路に関する。
加わる過電圧を抑制するためのスナバ回路に関する。
インバータ回路としては、第２図に示すように直列に接
続された半導体スイッチ２と３及び４と５は配線４１．
４２及び４３．４４を介して、直流電源１に接続され、
半導体スイッチ２と３、及び半導体スイッチ４と５のそ
れぞれの接続点２個所は、負荷３０の２つの端子に接続
され、また、各スイッチ２、 ３． ４． ５には、こ
れと逆並列に環流ダイオード６．７，８．９が各々接続
されるものである。
続された半導体スイッチ２と３及び４と５は配線４１．
４２及び４３．４４を介して、直流電源１に接続され、
半導体スイッチ２と３、及び半導体スイッチ４と５のそ
れぞれの接続点２個所は、負荷３０の２つの端子に接続
され、また、各スイッチ２、 ３． ４． ５には、こ
れと逆並列に環流ダイオード６．７，８．９が各々接続
されるものである。
そして、このようなインバータ回路では半導体スイッチ
への過電圧抑制のために、スナバ回路が付加される。
への過電圧抑制のために、スナバ回路が付加される。
すなわち、半導体スイッチ２のアノード端子は直流電源
ｌのＰｌｉ端子側につなげられるが、そのアノードにス
ナバコンデンサ１０の一方の端子が接続され、他方の端
子はスナバダイオード１Ｂのアノードに、該スナバダイ
オード１８のカソードは半導体スイッチ２のカソードに
接続され、スナバコンデンサ１０とスナバダイオード１
８の接続点と半導体スイッチ３のカソードの間に、スナ
バ抵抗１５が接続される。また、そのカソードが直流電
源ｌのＮ極端子につながるスイッチ３のアノードにスナ
バダイオード１９のアノードが接続され、該スナバダイ
オード１９のカソードとスナバコンデンサ１１の一方の
端子が接続され、コンデンサ１１の他方の端子はスイッ
チ３のカソードに接続される。スナバダイオード１９の
カソードとスイッチ２のアノードの間にスナバ抵抗１４
が接続される。
ｌのＰｌｉ端子側につなげられるが、そのアノードにス
ナバコンデンサ１０の一方の端子が接続され、他方の端
子はスナバダイオード１Ｂのアノードに、該スナバダイ
オード１８のカソードは半導体スイッチ２のカソードに
接続され、スナバコンデンサ１０とスナバダイオード１
８の接続点と半導体スイッチ３のカソードの間に、スナ
バ抵抗１５が接続される。また、そのカソードが直流電
源ｌのＮ極端子につながるスイッチ３のアノードにスナ
バダイオード１９のアノードが接続され、該スナバダイ
オード１９のカソードとスナバコンデンサ１１の一方の
端子が接続され、コンデンサ１１の他方の端子はスイッ
チ３のカソードに接続される。スナバダイオード１９の
カソードとスイッチ２のアノードの間にスナバ抵抗１４
が接続される。
なお、半導体スイッチ４については半導体スイッチ２と
、半導体スイッチ５については半導体スイッチ３と同様
である。また、通常、配線４１．４２゜４３．４４には
インダクタンス５１，５２，５３．５４が存在し、各ス
ナバコンデンサと各スナバダイオードの間にはインダク
タンス２２．２３．２４：２５が存在する。
、半導体スイッチ５については半導体スイッチ３と同様
である。また、通常、配線４１．４２゜４３．４４には
インダクタンス５１，５２，５３．５４が存在し、各ス
ナバコンデンサと各スナバダイオードの間にはインダク
タンス２２．２３．２４：２５が存在する。
このような回路構成において、半導体スイッチ２．５を
オン、３．４をオフの状態と、スイッチ２．５をオフ、
３．４をオンの状態を交互にくり返すことにより、負荷
５には交流電圧が生じる。
オン、３．４をオフの状態と、スイッチ２．５をオフ、
３．４をオンの状態を交互にくり返すことにより、負荷
５には交流電圧が生じる。
また、スイッチ２，４をオン、３．５をオフの状態、あ
るいはスイッチ２．４をオフ、３，４をオンの状態にす
ることにより、負荷５の端子電圧を周期的にＯＶにして
、交流電圧実効値を制御する、いわゆるパルス幅制御や
位相制御を行うことができる。
るいはスイッチ２．４をオフ、３，４をオンの状態にす
ることにより、負荷５の端子電圧を周期的にＯＶにして
、交流電圧実効値を制御する、いわゆるパルス幅制御や
位相制御を行うことができる。
第２図において、半導体スイッチ２と５をオン、スイッ
チ３と４をオフさせると、負荷３０の両端には交流電圧
Ｖｏの正の半波が生じ、直流電源１−配線４１→スイッ
チ２−負荷３０−スイッチ５−配線４４の経路に電流■
１が流れる。
チ３と４をオフさせると、負荷３０の両端には交流電圧
Ｖｏの正の半波が生じ、直流電源１−配線４１→スイッ
チ２−負荷３０−スイッチ５−配線４４の経路に電流■
１が流れる。
次に、負荷３０の端子に生じる交流電圧実効値を制御す
るため、スイッチ５をオフ、スイッチ４をオンすると、
いわゆる環流モードとなり、スイッチ２→負荷３０→環
流ダイオード８→配線４３→配線４１の経路に環流電流
Ｉ２が流れる。
るため、スイッチ５をオフ、スイッチ４をオンすると、
いわゆる環流モードとなり、スイッチ２→負荷３０→環
流ダイオード８→配線４３→配線４１の経路に環流電流
Ｉ２が流れる。
このように環流電流■２が流れると、負荷３０が、Ｌ−
Ｃ共振負荷回路や逆起電力を有する負荷では、環流モー
ド中に電流Ｉ２がしだいに増加する場合がある。
Ｃ共振負荷回路や逆起電力を有する負荷では、環流モー
ド中に電流Ｉ２がしだいに増加する場合がある。
この時、配線４３に伴うインダクタンス５３には電圧ｖ
Ｌが発生し、その結果、電源１−インダクタンス５３→
環流ダイオード８→スナバダイオード２１−スナバコン
デンサ１３−インダクタンス５４の経路に電流■３が流
れる。
Ｌが発生し、その結果、電源１−インダクタンス５３→
環流ダイオード８→スナバダイオード２１−スナバコン
デンサ１３−インダクタンス５４の経路に電流■３が流
れる。
次に、再び半導体スイッチ２と５をオン状態にして、負
荷３０に交流電圧Ｖｏを供給しようとするとき、スナバ
ダイオード２１の逆回復電流■４が半導体スイッチ５→
スナバコンデンサ１３−スナバダイオード２１の経路に
流れる。電流■４が流れる経路には、スナバ回路を構成
するときの配線に伴うインダクタンス２５が存在するが
、一般にこの値は極めて小さい。従って、電流Ｉ４は大
きな電流変化率ｄ１４／ｄｔで上昇し、大きな逆回復電
流を得てスナバダイオード２１は逆方向回復する。
荷３０に交流電圧Ｖｏを供給しようとするとき、スナバ
ダイオード２１の逆回復電流■４が半導体スイッチ５→
スナバコンデンサ１３−スナバダイオード２１の経路に
流れる。電流■４が流れる経路には、スナバ回路を構成
するときの配線に伴うインダクタンス２５が存在するが
、一般にこの値は極めて小さい。従って、電流Ｉ４は大
きな電流変化率ｄ１４／ｄｔで上昇し、大きな逆回復電
流を得てスナバダイオード２１は逆方向回復する。
スナバダイオード２１が逆方向回復を始めると、大きな
逆回復電流■４によってインダクタンス２５に蓄積され
た磁気エネルギーは急速に放出され、スナバダイオード
２１の極めて小さな接合容量を充電し、その結果スナバ
ダイオード２１のアノード・カソード間の逆電圧が極め
て高くなり、スナバダイオード２１の電圧耐量を超過し
、ダイオード２１の破壊を引き起こすおそれがあった。
逆回復電流■４によってインダクタンス２５に蓄積され
た磁気エネルギーは急速に放出され、スナバダイオード
２１の極めて小さな接合容量を充電し、その結果スナバ
ダイオード２１のアノード・カソード間の逆電圧が極め
て高くなり、スナバダイオード２１の電圧耐量を超過し
、ダイオード２１の破壊を引き起こすおそれがあった。
本発明の目的は前記従来例の不都合を解消し、Ｒ−Ｃ−
Ｄ形スナバ回路において、スナバダイオードの逆回復時
に、該スナバダイオードに加わる逆方向電圧を防止する
ことのできるインバータのスナバ回路を提供することに
ある。
Ｄ形スナバ回路において、スナバダイオードの逆回復時
に、該スナバダイオードに加わる逆方向電圧を防止する
ことのできるインバータのスナバ回路を提供することに
ある。
本発明は前記目的を達成するため、直流電源の正負電極
間に、半導体スイッチをブリッジ接続し、そのオン、オ
フ動作により出力に交流電圧を発生するインバータ回路
で、該半導体スイッチに並列にスナバダイオードとスナ
バコンデンサの直列回路を並列に接続し゛、このスナバ
コンデンサが吸収したエネルギーをスナバ抵抗を介して
直流電源に放電する、いわゆる放電阻止形Ｒ−Ｃ−Ｄス
ナバ回路において、少なくとも半導体スイッチのオン直
前におけるスナバコンデンサの電圧値をスナバダイオー
ドが導通しないようと高める手段を設けたごとを要旨と
するものである。
間に、半導体スイッチをブリッジ接続し、そのオン、オ
フ動作により出力に交流電圧を発生するインバータ回路
で、該半導体スイッチに並列にスナバダイオードとスナ
バコンデンサの直列回路を並列に接続し゛、このスナバ
コンデンサが吸収したエネルギーをスナバ抵抗を介して
直流電源に放電する、いわゆる放電阻止形Ｒ−Ｃ−Ｄス
ナバ回路において、少なくとも半導体スイッチのオン直
前におけるスナバコンデンサの電圧値をスナバダイオー
ドが導通しないようと高める手段を設けたごとを要旨と
するものである。
本発明によれば、該スナバ回路に並列に接続される半導
体スイッチがオフする時には、該スイッチと直流電源の
間の配線のインダクタンス成分に蓄積されたエネルギー
を峻収するためにだけ該スナバ回路のスナバダイオード
に電流が流れるようになる。しかも、配線インダクタン
スに電圧が生じて、すでにオフ状態である半導体スイッ
チ両端の電圧が上昇した場合には、例えば補助直流電源
によりスナバコンデンサの電圧をインバータの直流電源
電圧よりも高い値に充電してスナバダイオードには電流
が流れないようになる。
体スイッチがオフする時には、該スイッチと直流電源の
間の配線のインダクタンス成分に蓄積されたエネルギー
を峻収するためにだけ該スナバ回路のスナバダイオード
に電流が流れるようになる。しかも、配線インダクタン
スに電圧が生じて、すでにオフ状態である半導体スイッ
チ両端の電圧が上昇した場合には、例えば補助直流電源
によりスナバコンデンサの電圧をインバータの直流電源
電圧よりも高い値に充電してスナバダイオードには電流
が流れないようになる。
これにより、オフ状態の半導体スイッチがオン状態にな
ってもその半導体スイッチに接続されるスナバ回路のス
ナバダイオードには、大きな逆回復電流が流れず、従っ
てこのダイオードの過電圧破壊を防止できる。
ってもその半導体スイッチに接続されるスナバ回路のス
ナバダイオードには、大きな逆回復電流が流れず、従っ
てこのダイオードの過電圧破壊を防止できる。
以下、図面について本発明の実施例を詳細に説明する。
第１図は本発明のインバータのスナバ回路の１実施例を
示す回路図で、前記従来例を示す第２図と同一構成要素
には同一参照番号を付したものである。
示す回路図で、前記従来例を示す第２図と同一構成要素
には同一参照番号を付したものである。
本発明では、第２図と同様のスナバコンデンサ、スナバ
ダイオードの回路を付加したインバータ回路に加え、ス
ナバ抵抗１４とスナバコンデンサ１１との間に電源電圧
Ｖχを有する直流電源３１のＮ極側、Ｐ極側がそれぞれ
スナバ抵抗１４、スナバコンデンサ１１に接続される。
ダイオードの回路を付加したインバータ回路に加え、ス
ナバ抵抗１４とスナバコンデンサ１１との間に電源電圧
Ｖχを有する直流電源３１のＮ極側、Ｐ極側がそれぞれ
スナバ抵抗１４、スナバコンデンサ１１に接続される。
また、スナバ抵抗１５とスナバコンデンサ１０との間に
補助直流電源３２のＰ極側、Ｎ極側がそれぞれスナバ抵
抗１５、スナバコンデンサ１０に接続される。さらに、
補助直流電源３３．３４については、それぞれ補助直流
電源３１．３２と同様である。
補助直流電源３２のＰ極側、Ｎ極側がそれぞれスナバ抵
抗１５、スナバコンデンサ１０に接続される。さらに、
補助直流電源３３．３４については、それぞれ補助直流
電源３１．３２と同様である。
このような回路構成において、前記補助直流電源３１，
３２．３３．３４の電圧Ｖｘは、半導体スイッチと直流
電源１間の配線インダクタンスの発生電圧ＶＬと比較し
た場合、ＶＸ＞ＶＬとなるように設定される。これによ
り各スナバコンデンサの電圧Ｖｓは常にＶｓ ＝Ｂａ＋
ｖｘに保たれるため、（ただし、インバータの直流電源
１の電圧をＥｄとする）例えば、半導体スイッチ２．４
がオン、スイッチ３．５がオフ状態で環流動作を行って
いる時、その環流電流■２の電流値がしだいに増加し、
配線４３に含まれるインダクタンス５３に電圧ｖＬが生
じ、オフ状態のスイッチ５の端子電圧がＢａ＋ｖｌ−ニ
なる場合、スナバコンデンサ１３の端子電圧Ｖｓ （
Ｖｓ ＝Ｅｄ ＋Ｖｘ ）はスイッチ５の端子電圧より
も高いため、スナバダイオード２１はオフ状態が保たれ
る。
３２．３３．３４の電圧Ｖｘは、半導体スイッチと直流
電源１間の配線インダクタンスの発生電圧ＶＬと比較し
た場合、ＶＸ＞ＶＬとなるように設定される。これによ
り各スナバコンデンサの電圧Ｖｓは常にＶｓ ＝Ｂａ＋
ｖｘに保たれるため、（ただし、インバータの直流電源
１の電圧をＥｄとする）例えば、半導体スイッチ２．４
がオン、スイッチ３．５がオフ状態で環流動作を行って
いる時、その環流電流■２の電流値がしだいに増加し、
配線４３に含まれるインダクタンス５３に電圧ｖＬが生
じ、オフ状態のスイッチ５の端子電圧がＢａ＋ｖｌ−ニ
なる場合、スナバコンデンサ１３の端子電圧Ｖｓ （
Ｖｓ ＝Ｅｄ ＋Ｖｘ ）はスイッチ５の端子電圧より
も高いため、スナバダイオード２１はオフ状態が保たれ
る。
そして、この状態で、半導体スイッチ４がオフ、スイッ
チ５がオン状態になってもスイッチ５にはスナバダイオ
ード２１の逆回復電流はほとんど流れず、従ってスナバ
ダイオード２１の端子の逆方向過電圧は発生しない。以
上の動作及びその効果は、他のスナバダイオード１Ｂ、
１９．２０についても全く同様である。
チ５がオン状態になってもスイッチ５にはスナバダイオ
ード２１の逆回復電流はほとんど流れず、従ってスナバ
ダイオード２１の端子の逆方向過電圧は発生しない。以
上の動作及びその効果は、他のスナバダイオード１Ｂ、
１９．２０についても全く同様である。
以上述べたように本発明のインバータのスナバ回路は、
直流電源の正、負電極間に、半導体スイッチを接続し、
このオン、オフ動作により出力に交流電圧を発生するい
わゆるインバータ回路で、半導体スイッチの電流しゃ断
時に、スイッチのアノード、カソード間に加わる過電圧
の抑制を目的として、各スイッチのアノード、カソード
端子と並列にスナバダイオードとスナバコンデンサから
なる直列回路を接続し、このスナバコンデンサが吸収し
たエネルギーをスナバ抵抗を介して直流電源に放電する
。いわゆ墨放電阻止形Ｒ−Ｃ−Ｄスナバ回路において、
コンデンサが放電する直流電源の電圧を常時、あるいは
一時的にインバータの直流電源の電圧より高くすること
により、スイッチが電流をしゃ断した時以外は、そのス
イッチに接続されるスナバダイオードには電流が流れな
いようになる。これにより、スイッチがオン状態になり
、スナバダイオードにスナバコンデンサの電圧が加わっ
てもスナバダイオードの逆回復電流はほとんど流れず、
従って、この逆回復電流の回復に伴い生じるスナバダイ
オードの端子に発生する過電圧は確実に防止できるもの
である。
直流電源の正、負電極間に、半導体スイッチを接続し、
このオン、オフ動作により出力に交流電圧を発生するい
わゆるインバータ回路で、半導体スイッチの電流しゃ断
時に、スイッチのアノード、カソード間に加わる過電圧
の抑制を目的として、各スイッチのアノード、カソード
端子と並列にスナバダイオードとスナバコンデンサから
なる直列回路を接続し、このスナバコンデンサが吸収し
たエネルギーをスナバ抵抗を介して直流電源に放電する
。いわゆ墨放電阻止形Ｒ−Ｃ−Ｄスナバ回路において、
コンデンサが放電する直流電源の電圧を常時、あるいは
一時的にインバータの直流電源の電圧より高くすること
により、スイッチが電流をしゃ断した時以外は、そのス
イッチに接続されるスナバダイオードには電流が流れな
いようになる。これにより、スイッチがオン状態になり
、スナバダイオードにスナバコンデンサの電圧が加わっ
てもスナバダイオードの逆回復電流はほとんど流れず、
従って、この逆回復電流の回復に伴い生じるスナバダイ
オードの端子に発生する過電圧は確実に防止できるもの
である。
第１図は本発明のインバータのスナバ回路の１実施例を
示す回路図、第２図は従来例を示す回路図である。 １・・・直流電源 ２．３，４．５・・・半導体スイッチ ６、 ７． ８． ９・・・環流ダイオード１０、１１
．１２．１３・・・スナバコンデンサ１４、１５．１６
．１７・・・スナバ抵抗１Ｂ、１９，２０．２１・・・
スナバダイオード２２．２３．２４．２５・・・配線イ
ンダクタンス４１．４２．４３．４４・・・配線 ５１．５２．５３．５４・・・インダクタンス３０・・
・負荷 ３１．３２，３３．３４・・・直流電源第１図
示す回路図、第２図は従来例を示す回路図である。 １・・・直流電源 ２．３，４．５・・・半導体スイッチ ６、 ７． ８． ９・・・環流ダイオード１０、１１
．１２．１３・・・スナバコンデンサ１４、１５．１６
．１７・・・スナバ抵抗１Ｂ、１９，２０．２１・・・
スナバダイオード２２．２３．２４．２５・・・配線イ
ンダクタンス４１．４２．４３．４４・・・配線 ５１．５２．５３．５４・・・インダクタンス３０・・
・負荷 ３１．３２，３３．３４・・・直流電源第１図
Claims (1)
- 直流電源の正負電極間に、半導体スイッチをブリッジ接
続し、そのオン、オフ動作により出力に交流電圧を発生
するインバータ回路で、該半導体スイッチに並列にスナ
バダイオードとスナバコンデンサの直列回路を接続し、
このスナバコンデンサが吸収したエネルギーをスナバ抵
抗を介して直流電源に放電する、いわゆる放電阻止形Ｒ
−Ｃ−Ｄスナバ回路において、少なくとも半導体スイッ
チのオン直前におけるスナバコンデンサの電圧値をスナ
バダイオードが導通しないようと高める手段を設けたこ
とを特徴とするインバータのスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057755A JPS62217864A (ja) | 1986-03-14 | 1986-03-14 | インバ−タのスナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057755A JPS62217864A (ja) | 1986-03-14 | 1986-03-14 | インバ−タのスナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62217864A true JPS62217864A (ja) | 1987-09-25 |
Family
ID=13064695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61057755A Pending JPS62217864A (ja) | 1986-03-14 | 1986-03-14 | インバ−タのスナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62217864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197636A (ja) * | 1992-01-22 | 1993-08-06 | Nec Corp | メモリアクセス制御装置 |
| CN1039270C (zh) * | 1995-03-10 | 1998-07-22 | 株式会社日立制作所 | 把电力在直流和交流之间进行变换的电力变换装置 |
| JP2007259657A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | モータ駆動回路 |
-
1986
- 1986-03-14 JP JP61057755A patent/JPS62217864A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197636A (ja) * | 1992-01-22 | 1993-08-06 | Nec Corp | メモリアクセス制御装置 |
| CN1039270C (zh) * | 1995-03-10 | 1998-07-22 | 株式会社日立制作所 | 把电力在直流和交流之间进行变换的电力变换装置 |
| JP2007259657A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | モータ駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030026118A1 (en) | 3-Level inverter apparatus | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP3325030B2 (ja) | ３レベルインバータ装置 | |
| JP6714834B2 (ja) | ３レベル電力変換回路 | |
| JP3239757B2 (ja) | 交流電流源回路 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| US4405977A (en) | Commutation circuits for thyristor inverters | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JPS5833792B2 (ja) | 変換弁の保護回路 | |
| KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2919033B2 (ja) | 電力変換装置 | |
| JP2528811B2 (ja) | 電力変換装置 | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP2529659B2 (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
| JP3398878B2 (ja) | 並列インバータの安定回路 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| SU316161A1 (ru) | ПАРАЛЛЕЛЬНЫЙ ИНВЕРТОРВСЕСОЮЗНАЯ[l^TLI;THO-r?X!;iix^:A^;! вг^ | |
| SU881954A1 (ru) | Трехфазный автономный инвертор | |
| JPS58218866A (ja) | 電力用ゲ−ト・タ−ン・オフサイリスタのスナバ回路 | |
| JPS5931307B2 (ja) | インバ−タ装置 | |
| JPS6122765A (ja) | インバ−タ装置 | |
| JPH0347437Y2 (ja) |